| 发明名称 | 半导体层叠体及其制造方法和半导体元件 | ||
| 摘要 | 本发明提供厚度方向的电阻低的半导体层叠体及其制造方法、以及具有该半导体层叠体的半导体元件。提供具有Ga2O3基板2、Ga2O3基板2上的AlGaInN缓冲层3、AlGaInN缓冲层3上的含Si的氮化物半导体层4、形成在氮化物半导体层4内的AlGaInN缓冲层3侧的部分区域上的Si浓度在5×1018/cm3以上的Si高浓度区域4a的半导体层叠体1。 | ||
| 申请公布号 | CN103518008A | 申请公布日期 | 2014.01.15 |
| 申请号 | CN201280017340.4 | 申请日期 | 2012.04.03 |
| 申请人 | 株式会社田村制作所;株式会社光波 | 发明人 | 饭塚和幸;森岛嘉克;佐藤慎九郎 |
| 分类号 | C30B29/38(2006.01)I;C23C16/34(2006.01)I;H01L21/205(2006.01)I | 主分类号 | C30B29/38(2006.01)I |
| 代理机构 | 北京集佳知识产权代理有限公司 11227 | 代理人 | 苗堃;金世煜 |
| 主权项 | 半导体层叠体，其具有Ga2O3基板、所述Ga2O3基板上的由AlxGayInzN（0≤x≤1，0≤y≤1，0≤z≤1，x＋y＋z＝1）结晶构成的缓冲层和所述缓冲层上的由含有Si的AlxGayInzN（0≤x≤1，0≤y≤1，0≤z≤1，x＋y＋z＝1）结晶构成的氮化物半导体层，所述氮化物半导体层在所述缓冲层侧的部分区域具有Si浓度在5×1018/cm3以上的Si高浓度区域。 | ||
| 地址 | 日本东京都 | ||