一种存储器放电电路

摘要

本申请提供了一种存储器放电电路，以解决传统的放电电路中正负电压放电速度不能控制的问题。所述电路包括：PMOS管组成的P管电流镜；NMOS管组成的N管电流镜；负电压放电支路和正电压放电支路；通过控制接入到电路中的PMOS管的数量，控制正负电压放电电流的大小，在同一时间段内，使正负电压放电电流的速度相等。在整个放电过程中控制放电电流的速度，减轻了放电速度过快对存储器寿命的影响，延缓了存储器的性能衰减；并且通过调整开关闭合或断开的状态，分时间段进行放电，提高了放电的平稳性。

主权项

一种存储器放电电路，其特征在于，包括：PMOS管组成的P管电流镜；NMOS管组成的N管电流镜；负电压放电支路和正电压放电支路；其中，P管电流镜中的第一PMOS管的栅极接内部电流源Idisc，源极接内部电压VDD，漏极接负电压放电支路，用于复制放电电流；P管电流镜中的第二PMOS管的栅极接内部电流源Idisc，源极接内部电压VDD，漏极接N管电流镜，用于复制放电电流；除所述第一PMOS管和所述第二PMOS管之外，所述P管电流镜还包括n个PMOS管，所述n个PMOS管的源极分别与n个开关连接，栅极和漏极接内部电流源Idisc，n个PMOS管之间并联，用于控制放电电流的大小，n≥1；所述n个开关分别用于控制所述n个PMOS管是否接入电路；N管电流镜中的第一NMOS管的漏极和栅极与第二NMOS管的栅极接第二PMOS管的漏极，第一NMOS管的源极接地；N管电流镜中的第二NMOS管的漏极接正电压放电支路，源极接地；当m个开关闭合时，m个PMOS管接入电路，负电压放电支路的放电电流为Idisc/m，正电压放电支路的放电电流为Idisc/m，n≥1，n≥m≥1，n和m为正整数；通过改变开关闭合或断开的状态，控制PMOS管接入电路的数量，调整放电的时间段。