发明名称 |
半导体器件及其制造方法 |
摘要 |
本公开涉及半导体器件及其制造方法。通过改善作为半导体器件的特征的EM特征、TDDB特征、以及耐压,改善该半导体器件的可靠性。使得下层绝缘层中的第一空孔的平均直径小于上层绝缘层中的第二空孔的平均直径,由此增加了所述下层绝缘层中的弹性模数,所述下层绝缘层配置多孔低介电常数膜的层间绝缘膜,用于在其中嵌入布线。此外,侧壁绝缘层形成在层间绝缘膜的暴露于布线槽的侧壁的表面上,所述侧壁绝缘层是包括具有小于所述第二空孔的平均直径的第一空孔的致密层。 |
申请公布号 |
CN103515221A |
申请公布日期 |
2014.01.15 |
申请号 |
CN201310246489.6 |
申请日期 |
2013.06.20 |
申请人 |
瑞萨电子株式会社 |
发明人 |
铃村直仁;冈好浩 |
分类号 |
H01L21/31(2006.01)I;H01L23/522(2006.01)I |
主分类号 |
H01L21/31(2006.01)I |
代理机构 |
中国国际贸易促进委员会专利商标事务所 11038 |
代理人 |
申发振 |
主权项 |
一种半导体器件,包括∶层间绝缘膜,所述层间绝缘膜形成在衬底之上并且包括第一膜和形成在所述第一膜之上的第二膜;第一布线,所述第一布线嵌入在形成于所述层间绝缘膜的上表面中的布线槽中;通路,所述通路形成在穿过所述第一布线下方的所述层间绝缘膜的通路孔中并且与所述第一布线的底面耦合;以及第二布线,所述第二布线形成在所述层间绝缘膜的下方并且与所述通路的底面耦合,其中在所述第一膜中形成有多个第一空孔,并且在所述第二膜中形成有多个第二空孔,所述多个第二空孔的平均直径大于所述多个第一空孔的平均直径。 |
地址 |
日本神奈川 |