半导体器件精细图案的制作方法

摘要

本申请公开了一种半导体器件精细图案的制作方法：在半导体衬底上依次沉积多晶硅层，并形成图案化的硬掩膜层；图案化的硬掩膜层的宽度定义精细图案第奇数个线的位置；以图案化的硬掩膜层为掩膜，刻蚀多晶硅层至显露出半导体衬底；对经过刻蚀的多晶硅层进行修剪以达到目标线宽；在具有目标线宽的多晶硅层之间填充氧化层；在图案化的硬掩膜层的两侧形成侧壁层，侧壁层之间的空隙定义精细图案第偶数个线宽；以侧壁层和图案化的硬掩膜层共同作为掩膜，对显露出的氧化层进行刻蚀至显露出半导体衬底；再次沉积多晶硅层，填充在氧化层被刻蚀之后的位置，形成第偶数个线；化学机械研磨去除侧壁层和硬掩膜层形成精细图案。本发明能够降低精细图案的LWR。

主权项

一种半导体器件精细图案的制作方法，所述精细图案为相间排列的间隔和线，该方法包括：在半导体衬底上依次沉积多晶硅层，并形成图案化的硬掩膜层；图案化的硬掩膜层的宽度定义精细图案第奇数个线的位置；以图案化的硬掩膜层为掩膜，刻蚀多晶硅层至显露出半导体衬底；对经过刻蚀的多晶硅层进行修剪以达到目标线宽，其中，进行修剪的方法包括：氧化多晶硅层侧壁，形成氧化硅层侧壁，使未氧化的多晶硅层宽度等于目标线宽；湿法刻蚀去除氧化硅层侧壁；采用去离子水清洗未氧化的多晶硅层侧壁；在具有目标线宽的多晶硅层之间填充氧化层；在图案化的硬掩膜层的两侧形成侧壁层，侧壁层之间的空隙定义精细图案第偶数个线宽；以侧壁层和图案化的硬掩膜层共同作为掩膜，对显露出的氧化层进行刻蚀至显露出半导体衬底；再次沉积多晶硅层，填充在氧化层被刻蚀之后的位置，形成第偶数个线；化学机械研磨去除侧壁层和硬掩膜层形成精细图案。