发明名称 半导体积体电路
摘要 [课题]目的在于使电源杂讯等较小之电源变动对于保护电路不容易产生误动作。;[解决手段]保护电路具有具有:串接于电源配线(3)与接地配线(4)之间的第1电阻(10)及电容(11);输入被连接于第1电阻与电容之间的反相器(12);及闸极接受反相器之输出、汲极及源极连接于电源配线与接地配线的MOS电晶体(13)。当高电压变动施加于电源配线时,第1电阻与电容之连接点之位准变化依该时间常数而被延迟。藉由该延迟使接受反相器之输出的MOS电晶体暂时被设为ON状态,高电压放出至接地配线。反相器之输出介由第2电阻(14)被降压至接地配线,因此即使反相器输出发生非期望性变动时,亦可抑制MOS电晶体之闸极输入之变动。
申请公布号 TWI423393 申请公布日期 2014.01.11
申请号 TW094136545 申请日期 2005.10.19
申请人 瑞萨电子股份有限公司 日本 发明人 石塚裕康;田中一雄
分类号 H01L21/822;H01L23/60 主分类号 H01L21/822
代理机构 代理人 林志刚 台北市中山区南京东路2段125号7楼
主权项
地址 日本
您可能感兴趣的专利