降低后段制程配线结构之整体介电常数的处理整合系统

摘要

本发明提供后段制程(BEoL，Back-End of Line)配线结构与其制造方法。该等结构的特征为较窄的导线以及降低的整体介电常数值。保形的扩散阻障层以及选择性形成的覆盖层用以在该配线结构中将该等导线及通孔与周围介电层加以隔离。本发明之方法系利用缩窄光阻层中之开口以界定较窄通孔的技术。更多的窄小通孔会增加位于通孔与导线之间可容许的偏位量。