发明名称 |
适用于低电压寄存器堆的写加强的抗读位线漏电存储单元 |
摘要 |
本发明属于集成电路存储单元技术领域,具体为一种适用于低电压寄存器堆的写加强的抗读位线漏电存储单元。该存储单元包括:插入两个写打断晶体管的交叉耦合的两个反相器,两个写晶体管,由四个晶体管组成的新型的抗位线漏电的读端口。当进行写操作时,关断插入的两个写打断晶体管,两个反相器之间的反馈打断,使得写操作更加容易,从而增强了低电压下的写能力;当进行读操作时,开启插入的两个NMOS晶体管,保持两个反相器之间的反馈,只要读字线RWL为低电平,则读位线到地之间始终有两个关断的NMOS晶体管,这大大减小了读位线上的漏电,增强了低电压下读操作的稳定性。 |
申请公布号 |
CN103500583A |
申请公布日期 |
2014.01.08 |
申请号 |
CN201310410505.0 |
申请日期 |
2013.09.11 |
申请人 |
复旦大学 |
发明人 |
虞志益;韩军;邹泽远;李毅;韩军;程旭;曾晓洋 |
分类号 |
G11C7/18(2006.01)I |
主分类号 |
G11C7/18(2006.01)I |
代理机构 |
上海正旦专利代理有限公司 31200 |
代理人 |
陆飞;盛志范 |
主权项 |
一种适用于低电压寄存器堆的写加强的抗读位线漏电存储单元,其特征在于包括:第一反相器和第二反相器,所述的第一反相器和第二反相器交叉耦合,通过正反馈来存储真值,具有真存储节点和互补存储节点;在所述的第一反相器和第二反相器的下拉路径上分别插入有一个写打断晶体管,并通过写打断信号来控制这两个写打断晶体管的开关,从而控制两个反相器之间的反馈的开启与关断;第一写晶体管,其源极连接在真存储节点上,漏极连接在第一写位线上,栅极连接在写字线上;第二写晶体管,其源极连接在互补存储节点上,漏极连接在第二写位线上,栅极连接在写字线上;第一读隔离管,其源极连接在读字线上,漏极连接在第一伪存储节点上,栅极连接在真存储节点上;第二读隔离管,其源极连接在地线上,漏极连接在第一伪存储节点上,栅极连接在真存储节点上;第一读晶体管,其源极连接在第二伪存储节点上,漏极连接在读位线上,栅极连接在第一伪存储节点上;第二读晶体管,其源极连接在地线上,漏极连接在第二伪存储节点上,栅极连接在读字线上。 |
地址 |
200433 上海市杨浦区邯郸路220号 |