时讯同步延迟控制电路

摘要

本发明的课题系为针对使其同步于内部时讯而进行资料传送之系统，将该内部时讯使其正确地同步于外部时讯。其解决手段：外部时讯ＣＫ，系为经由缓冲器１３，形成为具有时滞Ｄ１之内部时讯ＣＬＫ，此内部时讯ＣＬＫ，由于经由具有延迟量Ａ的延迟电路３２、形成延迟量２╳△的延迟组件阵列３３－１～３３－ｎ及具有延迟量Ｄ２的延迟电路３４，因而形成为补偿内部时讯ＣＫ′，且同步于外部时讯ＣＫ。各延迟组件具有状态保持部；且关于经由前进脉冲波的延迟组件，系为状态保持部被固定在所定的状态。由于此因，正确地形成延迟量２╳△。

主权项

1.一种延迟阵列,系为以所被串联连接的复数个延迟组件所构成;各个的延迟组件系为用只以一定的延迟量使其延迟前进脉冲波后传达至后段的延迟组件之前进脉冲波延迟电路、及只以前述一定的延迟量使其延迟后进脉冲波后传达至前段的延迟组件之后进脉冲波延迟电路、及在内部时讯的脉冲波未输入至前述复数个延迟组件时输入前述前进脉冲波则被设定为设定状态;在前述内部时讯的脉冲波输入至前述复数个延迟组件时输入前述后进脉冲波则被设定为重设状态之状态保持部等所构成;其特征为:前述前进脉冲波被输入至初段的延迟组件;前述后进脉冲波的前端缘,系为在前述内部时讯的脉冲波被输入至前述复数个延迟组件时状态保持部以重设状态的延迟组件当中最接近前述初段的延迟组件之延迟组件所形成;前述后进脉冲波系为从前述初段的延迟组件输出。2.如申请专利范围第1项之延迟阵列,其中前述后进脉冲波的前端缘以外的端缘,系为在前述内部时讯的脉冲波未被输入至前述复数个延迟组件时状态保持部以重设状态的延迟组件当中最接近前述初段的延迟组件之延迟组件所形成。3.一种时讯同步延迟控制电路,系为以专利申请项第1项的延迟阵列、及具有延迟量D1,根据外部时讯而产生内部时讯之缓冲器、及只以延迟量A使其延迟前述内部时讯的脉冲波作为前进脉冲波而供给至前述延迟阵列的初段延迟组件之第1延迟电路、及只以延迟量D2使其延迟从前述初段的延迟组件输出的后进脉冲波作为补偿内部时讯而输出之第2延迟电路等所构成;其特征为:前述延迟量D1.前述延迟量D2及前述延迟量A,系为具有A=D1+D2的关系。