发明名称 埋入式动态随机存取记忆体自动对准金属化物之制造方法
摘要 一种埋入式动态随机存取记忆体自动对准金属化物之制造方法,其方法系在源/汲极区回火之后,先后盖上一层薄氧化层、氮化矽层与厚的氧化层。再经平坦化、蚀刻制程,精密地将逻辑电路区元件的源/汲极区,闸极与记忆体区闸极上的绝缘层剥除,之后便在此3区域作自动对准系化物的形成。如此一来,可以在此三区域降低阻值,增快速度,又可避免在记忆体区源/极区形成系化物,故不会造成电容漏电。另因为在源/汲极区回火之后可进行此步骤,故没有热稳定性及闸氧化层复晶矽杂质交互扩散的问题。
申请公布号 TW392222 申请公布日期 2000.06.01
申请号 TW087113484 申请日期 1998.08.17
申请人 联华电子股份有限公司 发明人 林永昌;陈东波;陈士毅
分类号 H01L21/28 主分类号 H01L21/28
代理机构 代理人 詹铭文 台北巿罗斯福路二段一○○号七楼之一
主权项 1.一种埋入式动态随机存取记忆体自动对准金属矽化物之制造方法,提供一基底,在该基底上定义有一记忆体区与一逻辑电路区,该制造方法至少包括:在该记忆体区上形成一复晶矽双闸极结构,该逻辑电路区上形成一复晶矽闸极,其中该复晶矽双闸极结构与该复晶矽闸极分别具有一源/汲极区;对该基底依序形成一绝缘层与一硬材料层;对该基底形成一内介电层;回蚀刻部分该内介电层,暴露出部分该硬材料层;去除该逻辑电路区上之该内介电层,完全暴露出该逻辑电路区上之该硬材料层;去除暴露出之该硬材料层,暴露出该逻辑电路区之该绝缘层与该记忆体区之部分该绝缘层;去除暴露出之该绝缘层,暴露出该逻辑电路区之该双闸极结构与该源/汲极区以及该记忆体区之该闸极;以及在该逻辑电路区之该双闸极结构与该源/汲极区以及该记忆体区之该闸极形成一金属矽化物。2.如申请专利范围第1项所述埋入式动态随机存取记忆体自动对准金属矽化物之制造方法,其中在该记忆体区上形成一复晶矽双闸极结构,该逻辑电路区上形成一复晶矽闸极更包括在该基底上依序形成一闸极氧化物层与一复晶矽层;利用一植入罩幕对该复晶矽层分别进行一P型与N型之植入步骤;定义该复晶矽层,形成该复晶矽双闸极与该闸极;以及在该双闸极结构与该闸极结构侧边形成一间矽壁。3.如申请专利范围第1项所述埋入式动态随机存取记忆体自动对准金属矽化物之制造方法,其中该绝缘层包括氧化物层。4.如申请专利范围第1项所述埋入式动态随机存取记忆体自动对准金属矽化物之制造方法,其中该硬材料层包括氮化矽层。5.如申请专利范围第1项所述埋入式动态随机存取记忆体自动对准金属矽化物之制造方法,其中在形成该内介电层后更包括以一化学机械研磨法平坦化该内介电层的步骤。6.如申请专利范围第1项所述埋入式动态随机存取记忆体自动对准金属矽化物之制造方法,其中该内介电层包括旋涂式玻璃。7.如申请专利范围第1项所述埋入式动态随机存取记忆体自动对准金属矽化物之制造方法,其中回蚀刻部分该内介电层包括以该硬材料层为蚀刻终点,而以乾蚀刻法进行。8.如申请专利范围第1项所述埋入式动态随机存取记忆体自动对准金属矽化物之制造方法,其中去除该逻辑电路区上之该内介电层,包括以一罩幕层覆盖该记忆体区,以该硬材料层为蚀刻终点,以一乾蚀刻法去除该逻辑电路区上之该内介电层,使该逻辑电路区上之该硬材料层完全暴露出。9.如申请专利范围第1项所述埋入式动态随机存取记忆体自动对准金属矽化物之制造方法,去除暴露出之该绝缘层包括以乾蚀刻法进行,且控制该绝缘层蚀刻厚度与该绝缘层形成之厚度相同。10.如申请专利范围第1项所述埋入式动态随机存取记忆体自动对准金属矽化物之制造方法,其中在该逻辑电路区之该双闸极结构与该源/汲极区以及该记忆体区之该闸极形成一金属矽化物更包括对该基底形成一金属层;以及进行一高温制程,该金属层与暴露出之该双闸极结构与源/汲极区以及该闸极反应,形成该金属矽化物。11.如申请专利范围第1项所述埋入式动态随机存取记忆体自动对准金属矽化物之制造方法,其中该绝缘层厚度约为500-1000A左右。图式简单说明:第一图A至第一图D系显示一种习知埋入式动态随机存取记忆体之制造流程剖面图;以及第二图系显示根据第一图A双闸极结构108a与闸极结构108b之立体图;以及第三图A至第三图G系显示根据本发明较佳实施例之埋入式动态随机存取记忆体之制造流程剖面图。
地址 新竹科学工业园区新竹巿力行二路三号