| 主权项 |
1.一种快闪记忆体,包括:一基底;一隧穿氧化层位在该基底上;一浮置闸极层位于该隧穿氧化层上;一介电层位于该浮置闸极层上;一控制闸极层位于该介电层上,且对应于该浮置闸极层;两个离子布植区位于该浮置闸极层两侧下方之该基底中;以及一隧穿扩散区位于该浮置闸极层其中一侧下方之该基底中。2.如申请专利范围第1项所述之快闪记忆体,其中该浮置闸极层之位置系对应于该控制闸极层,且位在该控制闸极层与该隧穿扩层之间。3.如申请专利范围第1项所述之快闪记忆体,其中该隧穿氧化层包括氧化物/氮化物/氮化物三层结构。4.如申请专利范围第1项所述之快闪记忆体,其中该两个离子布植区之一系位于该隧穿扩散区中。5.如申请专利范围第1项所述之快闪记忆体,其中该两个离子布植区系植入砷离子。6.如申请专利范围第1项所述之快闪记忆体,其中该隧穿扩散区系植入磷离子。7.如申请专利范围第1项所述之快闪记忆体,其中该两个离子布植区之离子掺杂浓度约大于该隧穿扩散区之离子掺杂浓度。8.如申请专利范围第1项所述之快闪记忆体,其中该隧穿扩散区系侧向地延伸至该浮置闸极层下方之该基底中。9.如申请专利范围第1项所述之快闪记忆体,其中该控制闸极层之延伸方向约垂直于该两个离子布値区及该隧穿扩散区。10.一种快闪记忆体,包括:一基底;复数个隧穿氧化层位在该基底上;复数个浮置闸极层位于该些隧穿氧化层上;一介电层位于该些浮置闸极层上;复数个控制闸极层约互相平行地位于该介电层上,且对应于该些浮置闸极层与该些隧穿氧化层;复数个离子布植区位于该些浮置闸极层两侧下方之该基底中;以及复数个隧穿扩散区位于该些浮置闸极层其中一侧下方之该基底中,且该些隧穿扩散区与该些离子布植区之延伸方向均约垂直于该些控制闸极层。11.如申请专利范围第10项所述之快闪记忆体,其中该些离子布植区中的复数个系位于该些隧穿扩散区中。12.如申请专利范围第10项所述之快闪记忆体,其中该两个离子布植区系植入砷离子。13.如申请专利范围第10项所述之快闪记忆体,其中该隧穿扩散区系植入磷离子。14.如申请专利范围第10项所述之快闪记忆体,其中该两个离子布植区之离子掺杂浓度约大于该隧穿扩散区之离子掺杂浓度。图示简单说明:第一图系绘示传统快闪记忆体之布局图;第二图、第三图与第四图系绘示传统快闪记忆体之制造流程剖面图,且系从第一图I-I剖面方向所得之制造流程剖面图;第五图与第六图系绘示传统快闪记忆体之制造流程剖面图,且系从第一图Ⅱ-Ⅱ剖面方向所得之制造流程剖面图;第七图系绘示依据本发明之一较佳实施例之一种快闪记忆体之布局图;第八图至第九图系绘示依照本发明一较佳实施例的一种快闪记忆体之制造流程剖面图,且系沿着第七图中Ⅲ-Ⅲ方向所得之剖面图;以及第十图至第十一图系绘示依照本发明一较佳实施例的一种快闪记忆体之制造流程剖面图,且系沿着第七图中IV-IV方向所得之剖面图。 |
