| 主权项 |
1.一种高密度输入输出晶圆级晶片尺寸封装方法,其系包含下列步骤:提供一晶片具有复数个晶片焊垫位于该晶片表面;涂布一第一介电层在该晶片之表面;以微影以及蚀刻的方式在第一介电层中形成预先设定之纹路图案;涂布一第一金属层包覆于该第一介电层之表面,并且填满其上之纹路图案;化学机械研磨该第一金属层直到该第一介电层露出,以形成一第一金属线路于第一介电层之纹路图案中;涂布一蚀刻障碍层在该第一介电层以及第一金属线路上;以微影以及蚀刻的方式在该蚀刻障碍层中的预先设定部位开洞;涂布一第二介电层在该蚀刻障碍层上;以微影以及蚀刻的方式在第一介电层及第二介电层中形成预先设定之双重纹路图案;涂布一第二金属层包覆于该第二介电层上,并且填满其上之双重纹路图案;化学机械研磨该第二金属层直到该第二介电层露出,以形成一第二金属线路于该双重纹路图案中;涂布一第三介电层在该第二介电层及第二金属线路上;以微影以及蚀刻的方式在第三介电层中形成复数个介层洞;涂布一第三金属层包覆于该第三介电层上,并且填满其上之复数个介层洞;及化学机械研磨该第三金属层直到第三介电层露出,以形成介层洞插塞于第三介电层之介层洞中,藉此该每一介层洞插塞在该第三介电层所裸露之表面形成一重新布线的焊垫。2.依申请专利范围第1项之高密度输入输出晶圆级晶片尺寸封装方法,其另包含一步骤于该第二焊垫上形成一锡球突起。3.依申请专利范围第1项之高密度输入输出晶圆级晶片尺寸封装方法,其中该第一、第二及第三介电层系为由旋涂式玻璃、TEOS-SiO2.磷矽玻璃以及硼磷矽玻璃所组成之族群中选出者。4.依申请专利范围第1项之高密度输入输出晶圆级晶片尺寸封装方法,其中该第一、第二及第三金属层系为由铝矽铜合金、铜、金以及银所组成之族群中选出者。5.依申请专利范围第4项之高密度输入输出晶圆级晶片尺寸封装方法,其中该第一、第二及第三金属层系以溅镀方式涂布。6.依申请专利范围第1项之高密度输入输出晶圆级晶片尺寸封装方法,其中该第一、第二及第三金属层系为钨。7.依申请专利范围第6项之高密度输入输出晶圆级晶片尺寸封装方法,其中该第一、第二及第三金属层系以电浆化学气相沉积方式涂布。8.依申请专利范围第1项之高密度输入输出晶圆级晶片尺寸封装方法,其中该第一、第二及第三介电层之蚀刻系在一高密度电浆蚀刻器中以含有CHF3.C4F8以及Ar的气体电浆完成。9.依申请专利范围第8项之高密度输入输出晶圆级晶片尺寸封装方法,其中该蚀刻障碍层之蚀刻系在一高密度电浆蚀刻器中以含有CHF3.CF4以及Ar的气体电浆完成。10.一种高密度输入输出晶圆级晶片尺寸封装构造,其系包含:一晶片具有复数个晶片焊垫位于该晶片表面;一第一介电层,位于该晶片之表面,该第一介电层中形成一预先设定之纹路图案;一第一金属线路位于第一介电层之纹路图案中;一蚀刻障碍层位于该第一介电层及第一金属线路表面,该蚀刻障碍层中设有复数个预先设定之洞;一第二介电层位于该蚀刻障碍层表面,该第一介电层及第二介电层中形成一预先设定之双重纹路图案;一第二金属线路位于该双重纹路图案中以连接第一金属线路;一第三介电层位于该第二介电层及第二金属线路表面;及复数个介层洞插塞位于该第三介电层中以连接第二金属线路,该每一介层洞插塞在该第三介电层所裸露之表面形成一重新布线的焊垫,其中该第一金属线路、第二金属线路及该复数个介层洞插塞系构成一重新布线电路以连接该复数个晶片焊垫至相对应的复数个重新布线的焊垫。11.依申请专利范围第10项之高密度输入输出晶圆级晶片尺寸封装构造,其另包含一锡球突起形成于该重新布线的焊垫上。12.依申请专利范围第10项之高密度输入输出晶圆级晶片尺寸封装构造,其中该第一、第二及第三介电层系为由旋涂式玻璃、TEOS-SiO2.磷矽玻璃以及硼磷矽玻璃所组成之族群中选出者。13.依申请专利范围第10项之高密度输入输出晶圆级晶片尺寸封装构造,其中该第一金属线路、第二金属线路及介层洞插塞系为由钨、铝矽铜合金、铜、金以及银所组成之族群中选出者。图式简单说明:第一图至第十五图系用以说明本发明之高密度输入输出(high I/O)之晶圆级晶片尺寸封装方法之步骤,将晶片上焊垫重新布线;及第十六图,本发明之高密度输入输出(high I/O)之晶圆级晶片尺寸封装构造较佳实施例在重新分配后之焊垫加上锡球突起(solder bump)后之部分剖视图。 |
