| 主权项 |
1.一种半导体晶圆,其上系形成以刻划区分割之复数个积体电路区以实现具有多层结构之积体电路及在该等积体电路周围区域中形成复数个密封环,其中相对于该等积体电路区中的各个,最上方接线层系和形成于密封环中的一金属层一起形成,形成一平面绝缘层以覆盖该金属层、该积体电路、及该刻划区,及在该平面绝缘层上形成一钝化膜。2.如请求项1之半导体晶圆,其中执行蚀刻以选择性移除该平面绝缘层之一预定区域以曝露该金属层之实质上符合一中空形状的一腔室,及形成该钝化膜以覆盖该金属层及该平面绝缘层。3.如请求项1之半导体晶圆,其中执行蚀刻以选择性移除该平面绝缘层之一预定区域以曝露该金属层的一平面部分,及形成该钝化膜以覆盖该金属层及该平面绝缘层。4.如请求项1之半导体晶圆,其中执行蚀刻以实质上移除该平面绝缘层,以实现一以该金属层及该平面绝缘层之一剩余部分构成的平面,及在该平面上形成该钝化膜。5.如请求项1之半导体晶圆,其中在该平面绝缘层或该钝化膜上形成至少一薄膜元件。6.如请求项5之半导体晶圆,其中该薄膜元件系以一磁电阻元件进行配置。7.一种半导体晶圆制造方法,该半导体晶圆上系形成以刻划区分割之复数个积体电路区以实现具有多层结构之积体电路及在该等积体电路周围区域中形成复数个密封环,该制造方法包含以下步骤:和形成于该密封环中的一金属层一起形成一最上方接线层;形成一平面绝缘层以覆盖该积体电路、该金属层、及该刻划区;及形成一钝化膜以完全覆盖该平面绝缘层。8.如请求项7之半导体晶圆制造方法,其中在该平面绝缘层或该钝化膜上形成至少一薄膜元件。9.一种半导体晶圆制造方法,该半导体晶圆上系形成以刻划区分割之复数个积体电路区以实现具有多层结构之积体电路及在该等积体电路周围区域中形成复数个密封环,该制造方法包含以下步骤:和形成于该密封环中的一金属层一起形成一最上方接线层;形成一平面绝缘层以覆盖该积体电路、该金属层、及该刻划区;选择性移除该金属层之上之该平面绝缘层的一预定区域;及形成一钝化膜以覆盖该平面绝缘层及该金属层。10.如请求项9之半导体晶圆制造方法,其中在该平面绝缘层或该钝化膜上形成至少一薄膜元件。11.如请求项8之半导体晶圆制造方法,其中形成一第二保护绝缘层以覆盖该薄膜元件。12.如请求项10之半导体晶圆制造方法,其中形成一第二保护绝缘层以覆盖该薄膜元件。13.如请求项7之半导体晶圆制造方法,其中对该平面绝缘层之一表面进行化学机械抛光。14.如请求项9之半导体晶圆制造方法,其中对该平面绝缘层之一表面进行化学机械抛光。15.一种半导体装置,其中经由一绝缘层在形成于一半导体基板上之一积体电路区之一接线层上形成一薄膜元件,其中形成一开口以曝露该接线层的一部分,及结合该开口形成一次要接线层以在该接线层及该薄膜元件之间建立一电连接,及其中按一阶梯状方式形成该开口,致使其中一壁面从其中一底部至一上端逐渐扩大。16.一种半导体装置,其中经由一绝缘层在形成于一半导体基板上之一积体电路区的一接线层上形成一薄膜元件,其中分别形成一第一开口及一第二开口以在不同的位置局部曝露该接线层,其中结合该第一开口形成用于在该接线层及该薄膜元件之间建立一电连接的一次要接线层,以实现一薄膜元件段,及在该第二开口中局部曝露该接线层,以实现和该薄膜元件段分开的一外部端子连接触点,及其中该第一开口系按阶梯状方式从一底部至其一上端逐渐扩大,及该第二开口系按阶梯状方式从其一底部至一上端逐渐扩大。17.如请求项15之半导体装置,其中藉由层压复数个绝缘层来实现该绝缘层。18.如请求项16之半导体装置,其中藉由层压复数个绝缘层来实现该绝缘层。19.如请求项15之半导体装置,其中该绝缘层系以至少包括一上方绝缘层及一下方绝缘层的两个绝缘层构成,其中和该下方绝缘层的一开口面积相比,该上方绝缘层的一开口面积已经扩大。20.如请求项16之半导体装置,其中该绝缘层系以至少包括一上方绝缘层及一下方绝缘层的两个绝缘层构成,其中和该下方绝缘层的一开口面积相比,该上方绝缘层的一开口面积已经扩大。21.如请求项15之半导体装置,其中该绝缘层系由至少包括一上方绝缘层及一下方绝缘层的两个绝缘层构成,其中和该下方绝缘层的一开口面积相比,该上方绝缘层的一开口面积已经降低,及该上方绝缘层向内延伸至该下方绝缘层的开口面积中。22.如请求项16之半导体装置,其中该绝缘层系由至少包括一上方绝缘层及一下方绝缘层的两个绝缘层构成,其中和该下方绝缘层的一开口面积相比,该上方绝缘层的一开口面积已经降低,及该上方绝缘层向内延伸至该下方绝缘层的开口面积中。23.如请求项15之半导体装置,其中该绝缘层系由包括一上方绝缘层、一中间绝缘层、及一下方绝缘层的三个绝缘层构成,其中该中间绝缘层的一开口面积和该下方绝缘层的一开口面积相比已经降低,且向内延伸至该下方绝缘层的开口面积中,及其中该上方绝缘层的开口面积和该中间绝缘层的开口面积相比已经扩大。24.如请求项16之半导体装置,其中该绝缘层系由包括一上方绝缘层、一中间绝缘层、及一下方绝缘层的三个绝缘层构成,其中该中间绝缘层的一开口面积和该下方绝缘层的一开口面积相比已经降低,且向内延伸至该下方绝缘层的开口面积中,及其中该上方绝缘层的开口面积和该中间绝缘层的开口面积相比已经扩大。25.一种半导体装置制造方法,其中经由一绝缘层在形成于一半导体基板上之一积体电路区之一接线层上形成一薄膜元件,及其中在曝露该接线层之一部分之该绝缘层的一开口中形成一次要接线层,以在该接线层及该薄膜元件之间建立一电连接,该制造方法包含以下步骤:形成一具有一开口的抗蚀膜,该开口之壁面为倾斜及从其中一底部至一上端逐渐扩大;及使用该抗蚀膜作为一遮罩选择性移除该绝缘层,依此方式形成该绝缘层之为倾斜及从其中一底部至一上端逐渐扩大的该开口。26.如请求项25之半导体装置制造方法,其中该抗蚀膜之开口的壁面对着位在该抗蚀膜之一厚度方向上的一轴线按介于20至80的一预定角度倾斜。27.如请求项25之半导体装置制造方法,其中使用包括二氯二氟甲烷气体及氧气的混合气体以选择性移除该绝缘层。28.如请求项25之半导体装置制造方法,其中藉由层压复数个具有不同开口的绝缘层来实现该绝缘层,该等开口的形成系分别使用复数个抗蚀膜作为具有不同尺寸之开口的遮罩。29.一种半导体装置制造方法,其中经由一绝缘层在形成于一半导体基板上之一积体电路区的一接线层上形成一薄膜元件,其具有分别形成以在不同位置局部曝露该接线层的一第一开口及一第二开口,及其中结合该第一开口形成用于在该接线层及该薄膜元件之间建立一电连接的一次要接线层,以实现一薄膜元件段,及在该第二开口中局部曝露该接线层,以实现和该薄膜元件段分开的一外部端子连接触点,其中藉由以相对于该薄膜元件段的该绝缘层覆盖该接线层以形成该第一开口;然后,藉由移除覆盖相对于该外部端子连接触点之该接线层的该绝缘层来形成该第二开口。30.如请求项29之半导体装置制造方法,其中使用一抗蚀膜作为一遮罩来移除覆盖该接线层的该绝缘层,以形成相对于该外部端子连接触点的该第二开口。31.如请求项15之半导体装置,其中该薄膜元件系以一氮化矽膜覆盖。32.如请求项16之半导体装置,其中该薄膜元件系以一氮化矽膜覆盖。33.如请求项25之半导体装置制造方法,其中该薄膜元件系以一氮化矽膜覆盖。34.如请求项29之半导体装置制造方法,其中该薄膜元件系以一氮化矽膜覆盖。图式简单说明:图1为显示本发明第一具体实施例之矽晶圆之基本部分的横截面图;图2为显示本发明第一具体实施例之第二修改范例之矽晶圆之基本部分的横截面图;图3为显示本发明第一具体实施例之第三修改范例之矽晶圆之基本部分的横截面图;图4为显示本发明第一具体实施例之第四修改范例之矽晶圆之基本部分的横截面图;图5为显示矽晶圆之范例的平面图;图6为显示具有磁感测器之半导体晶片及其周围的放大平面图;图7为沿着图6直线A-A截取的横截面图;图8为显示矽晶圆之第二范例的横截面图;图9为显示矽晶圆之第三范例的横截面图;图10为显示具有本发明第二具体实施例之薄膜元件之半导体装置之基本部分的横截面图;图11A为显示制造图10所示半导体装置之第一步骤的横截面图;图11B为显示制造图10所示半导体装置之第二步骤的横截面图;图11C为显示制造图10所示半导体装置之第三步骤的横截面图;图11D为显示制造图10所示半导体装置之第四步骤的横截面图;图12为显示本发明第二具体实施例之第一修改范例之半导体装置之基本部分的横截面图;图13为显示本发明第二具体实施例之第二修改范例之半导体装置之基本部分的横截面图;图14为显示本发明第二具体实施例之第三修改范例之半导体装置之基本部分的横截面图;图15为显示具有本发明第三具体实施例之薄膜元件之半导体装置之基本部分的横截面图;图16A为显示制造图15所示半导体装置之第一步骤的横截面图;图16B为显示制造图15所示半导体装置之第二步骤的横截面图;图16C为显示制造图15所示半导体装置之第三步骤的横截面图;图16D为显示制造图15所示半导体装置之第四步骤的横截面图;图16E为显示制造图15所示半导体装置之第五步骤的横截面图;图16F为显示制造图15所示半导体装置之第六步骤的横截面图;图16G为显示制造图15所示半导体装置之第七步骤的横截面图;图16H为显示制造图15所示半导体装置之第八步骤的横截面图;图16I为显示制造图15所示半导体装置之第九步骤的横截面图;图17为显示具有薄膜元件之半导体装置之范例的横截面图;图18A为显示制造图17所示半导体装置之第一步骤的横截面图;图18B为显示制造图17所示半导体装置之第二步骤的横截面图;及图18C为显示制造图17所示半导体装置之第三步骤的横截面图。 |
