| 主权项 |
1.一种微电子元件之制造方法,包括: 提供一基底,具有一主动层; 形成一绝缘沟槽于该主动层中;及 形成一突出层及突出物于该主动层上且该突出物 大体上填入位于主动层和绝缘沟槽介面间之至少 一凹陷区。 2.如申请专利范围第1项所述之微电子元件之制造 方法,其中该形成至少一突出物之步骤包括形成至 少一突出物,该突出物突出绝缘沟槽。 3.如申请专利范围第1项所述之微电子元件之制造 方法,其中该突出物系藉由选择性沉积技术形成。 4.如申请专利范围第1项所述之微电子元件之制造 方法,其中该突出物系藉由不具免选择性的沉积技 术形成。 5.如申请专利范围第1项所述之微电子元件之制造 方法,其中该突出物系藉由磊晶形成。 6.如申请专利范围第1项所述之微电子元件之制造 方法,其中该突出物系藉由化学气相沉积法形成。 7.如申请专利范围第1项所述之微电子元件之制造 方法,其中该突出物系择自下列族群:金属、金属 矽化物、矽、锗、碳和其组合。 8.如申请专利范围第1项所述之微电子元件之制造 方法,其中形成该绝缘沟槽之步骤包括乾蚀刻该主 动层。 9.如申请专利范围第1项所述之微电子元件之制造 方法,其中形成至少该突出物之步骤包括形成该突 出层于该主动层上,其中该主动区的顶部表面大体 上高于绝缘结构的顶部表面,且两者间的距离大体 上小于500埃。 10.如申请专利范围第1项所述之微电子元件之制造 方法,其中形成至少一突出物之步骤包括形成一延 伸于绝缘沟槽上大体上大于10埃之距离的突出物 。 11.如申请专利范围第1项所述之微电子元件之制造 方法,其中在形成至少一突出物之步骤之前,更包 括形成一堆叠闸极。 12.如申请专利范围第1项所述之微电子元件之制造 方法,其中在形成至少一突出物之步骤之后,更包 括形成一堆叠闸极。 13.如申请专利范围第1项所述之微电子元件之制造 方法,更包括形成金属矽化物接触于该主动层上方 。 14.如申请专利范围第1项所述之微电子元件之制造 方法,更包括形成布植掺杂物于至少一突出物中。 15.如申请专利范围第14项所述之微电子元件之制 造方法,其中该布植掺杂物系择自下列族群:B、P、 As、In和Sb。 16.如申请专利范围第1项所述之微电子元件之制造 方法,其中该提供一主动层之步骤包括提供一应变 矽之主动层。 17.如申请专利范围第1项所述之微电子元件之制造 方法,其中该形成至少一突出物之步骤包括: 形成一突出层于该主动层和该绝缘沟槽上,且填入 至少一凹陷区;及选择性的移除该位于该绝缘沟槽 上之突出层。 18.如申请专利范围第1项所述之微电子元件之制造 方法,其中该主动层包括: 一矽层; 一矽锗层,设置于该矽层上;及 一应力矽层,设置于该矽锗层上。 19.一种微电子元件,包括: 一基底,包括一主动层; 一绝缘沟槽,延伸穿过该主动层,且定义至少一主 动区; 一拉长之凹陷区,形成于该绝缘沟槽和该至少一主 动区之介面间;及 一突出层设置于该主动层上且该突出层的突出物 大体上填满该拉长之凹陷区。 20.如申请专利范围第19项所述之微电子元件,其中 该大体上填满该拉长之凹陷区之突出层,系形成有 一突出物于绝缘沟槽上。 21.如申请专利范围第19项所述之微电子元件,其中 该突出层系由包括下列族群的材料所组成:金属、 金属矽化物、Si、Ge和C。 22.如申请专利范围第19项所述之微电子元件,其中 该突出层之顶部表面低于该绝缘沟槽之顶部表面, 且两者差距大体上小于500埃。 23.如申请专利范围第19项所述之微电子元件,其中 该大体上填满该拉长之凹陷区之突出层,系形成有 一突出物,该突出物延伸超过该绝缘沟槽大体上10 埃之距离。 24.如申请专利范围第19项所述之微电子元件,更包 括一堆叠闸极位于该主动区上方。 25.如申请专利范围第19项所述之微电子元件,更包 括至少一金属矽化物接触位于该主动区上方。 26.如申请专利范围第19项所述之微电子元件,更包 括布植的掺杂物,位于该突出层中。 27.如申请专利范围第26项所述之微电子元件,其中 该布植的掺杂物系择自下列族群:B、P、As、In和Sb 。 28.如申请专利范围第19项所述之微电子元件,其中 该主动区包括一应变矽的层。 29.如申请专利范围第19项所述之微电子元件,其中 该主动层包括: 一矽层; 一矽锗层,设置于该矽层上;及 一应变矽层,设置于该矽锗层上。 30.如申请专利范围第19项所述之微电子元件,其中 该突出层系藉由选择性沉积制程所形成。 31.一种微电子元件,包括: 一基底; 一主动区,位于该基底中,该主动区系由一绝缘沟 槽所定义;及 一缺陷,形成在一位于该主动区和该绝缘沟槽间之 介面间,该缺陷大体上填入有一突出物结构,该突 出物结构系藉由选择性薄膜沉积技术所形成,该突 出物结构覆盖部份绝缘沟槽。 图式简单说明: 第1a~1d图系为本发明一实施例之微电子元件之剖 面图。 第2图系为本发明另一实施例微电子元件之平面示 意图。 |
