发明名称 半导体光元件和集成型半导体光元件
摘要 本发明能够获得半导体光元件和集成型半导体光元件,其中,在台面条状的层叠体的侧部具有埋入层的半导体光元件和集成型半导体光元件中,能够抑制在埋入层中流过的无效电流,并且实现高速响应特性。形成有在p型半导体衬底(1)上从下层起至少依次层叠了p型包覆层(2)、活性层(3)和n型包覆层(4)的台面条状的层叠体,在层叠体的侧部形成有埋入层,在埋入层中从下层起依次层叠有第一p型半导体层(5)、第一n型半导体层(6)、Fe掺杂半导体层(7)、第二n型半导体层(8)、低载流子浓度半导体层(9)和第二p型半导体层(10),Fe掺杂半导体层(7)不在由第一p型半导体层(5)和第一n型半导体层(6)构成的结晶面的(111)B面上生长,第二n型半导体层(8)不在由第一n型半导体层(5)、第一n型半导体层(6)和Fe掺杂半导体层(7)构成的结晶面的(111)B面上生长。
申请公布号 CN102110953B 申请公布日期 2014.01.01
申请号 CN201010196843.5 申请日期 2010.06.02
申请人 三菱电机株式会社 发明人 境野刚
分类号 H01S5/227(2006.01)I 主分类号 H01S5/227(2006.01)I
代理机构 中国专利代理(香港)有限公司 72001 代理人 闫小龙;王忠忠
主权项 一种半导体光元件,形成有在p型半导体衬底上从下层起至少依次层叠了p型包覆层、活性层和n型包覆层的台面条状的层叠体,在所述层叠体的侧部形成有埋入层,其特征在于,所述埋入层具有:第一p型半导体层,与所述半导体衬底和所述层叠体的侧部相接形成;第一n型半导体层,与所述第一p型半导体层相接形成;Fe掺杂半导体层,以不在所述第一n型半导体层的(111)B面生长的方式与所述第一n型半导体层相接形成;第二n型半导体层,以不在所述Fe掺杂半导体层的(111)B面生长的方式与所述Fe掺杂半导体层相接形成;低载流子浓度半导体层,与所述第二n型半导体层相接且完全覆盖所述第二n型半导体层并且与所述Fe掺杂半导体层、所述第一n型半导体层以及所述第一p型半导体层的(111)B面相接形成;第二p型半导体层,与所述低载流子浓度半导体层相接且完全覆盖所述低载流子浓度半导体层。
地址 日本东京都