发明名称 METHOD OF REDUCING NOISE IN SIGMA-DELTA MODULATION USING DELAYED CLOCK SIGNALS AND FRACTIONAL-N PLL USING THE METHOD
摘要
申请公布号 KR100801034(B1) 申请公布日期 2008.02.04
申请号 KR20060011535 申请日期 2006.02.07
申请人 发明人
分类号 H03M3/02;H03L7/16 主分类号 H03M3/02
代理机构 代理人
主权项
地址