记忆体及逻辑电路混合搭载至一晶片的半导体装置及其制造方法

主权项

1.一种半导体装置，包括：一半导体基板；一逻辑区域，设置于该半导体基板内，且该逻辑区域包括元件形成层；一记忆胞区域，设置于该半导体基板内，且该记忆胞区域包括元件形成层；一多层导线层，各自设置于该逻辑区域与该记忆胞区域上方；一第一扩散防止膜，设置于该逻辑区域与该多层导线层之间，该第一扩散防止层防止H2O扩散；以及一绝缘膜，设置于该记忆胞区域与该多层导线层之间，该绝缘膜作为H2之供给源。2.如申请专利范围第1项所述之半导体装置，更包括一第二扩散防止膜，设置于该绝缘膜与该多层导线层之间。3.如申请专利范围第1项所述之半导体装置，其中该多层导线层包括：一层间绝缘膜，该层间绝缘膜之介电常数低于氧化矽膜；以及一导线，设置于该层间绝缘膜内。4.如申请专利范围第1项所述之半导体装置，其中该第一扩散防止膜为一含有氮之氧化矽膜。5.如申请专利范围第4项所述之半导体装置，其中该含有氮之氧化矽膜之氮含量为8.8至9.8原子百分比。6.如申请专利范围第4项所述之半导体装置，其中该含有氮之氧化矽膜之氮含量为5至15原子百分比。7.如申请专利范围第1项所述之半导体装置，其中该多层导线层的最下层与第一扩散防止膜接触。8.一种半导体装置之制造方法，包括：于一半导体基板之一逻辑区域与一记忆胞区域内形成电晶体；于该逻辑区域与该记忆胞区域上形成一第一绝缘膜；于该记忆胞区域之该第一绝缘膜上形成作为H2供给源之一第二绝缘膜；于该逻辑区域之该第一绝缘膜上与该记忆胞区域之该第二绝缘膜上形成一扩散防止膜，该扩散防止膜防止H2O之扩散；以及于该扩散防止膜上形成多层导线层。9.如申请专利范围第8项所述之半导体装置之制造方法，其中该第二绝缘膜为一含有矽与氮之绝缘膜，该第二绝缘膜是以电浆化学气相沈积法形成的。10.如申请专利范围第8项所述之半导体装置之制造方法，其中该扩散防止膜为一含有氮之氧化矽膜。11.如申请专利范围第10项所述之半导体装置之制造方法，其中该含有氮之氧化矽膜之氮含量为8.8至9.8原子百分比。12.如申请专利范围第10项所述之半导体装置之制造方法，其中该含有氮之氧化矽膜之氮含量为5至15原子百分比。13.如申请专利范围第8项所述之半导体装置之制造方法，其中该多层导线层的最下层与第一扩散防止膜接触。图式简单说明：第1图为绘示本发明第1实施例之剖面图；第2图为绘示第1图所示之半导体装置之制程剖面图；第3图为绘示接续第2图之制程剖面图；第4图为绘示接续第3图之制程剖面图；第5图为绘示接续第4图之制程剖面图；第6图为绘示接续第5图之制程剖面图；第7图为绘示接续第6图之制程剖面图；第8图为绘示接续第7图之制程剖面图；第9图为绘示接续第8图之制程剖面图；第10图为绘示本发明第2实施例之剖面图；第11A图与第11B图为分别绘示第10图所示开口部之形成位置的平面图；第12图为绘示第10图所示之半导体装置之制程剖面图；第13图为绘示接续第12图之制程剖面图；第14图为绘示接续第13图之制程剖面图；第15图为绘示本发明第3实施例之剖面图；；第16图为绘示第15图所示之半导体装置之制程剖面图；第17图为绘示接续第16图之制程剖面图；第18图为绘示接续第17图之制程剖面图；第19图为绘示接续第18图之制程剖面图；以及第20图为绘示接续第19图之制程剖面图。