发明名称 |
晶片区域最佳化衬垫 |
摘要 |
一种最佳化半导体晶片衬垫组态。该衬垫在每一边上具有数目N个接脚的一晶片中包括一衬垫电路区域Ap、一第一尺寸x及一第二尺寸y。该等接脚包括一纵轴,且该晶片包括长度Lc的一晶片核心。该方法包括:藉由将该长度Lc除以该N来确定该第一尺寸x;藉由将该衬垫电路区域Ap除以将该长度Lc除以该N所得到的一结果来确定该第二尺寸y;及产生一包括纵轴平行于该晶片核心而定位的接脚的半导体区域衬垫。基于该第一尺寸x及该第二尺寸y来设计该晶片中的电路的一堆迭以使其装配于该衬垫中。 |
申请公布号 |
CN102222648B |
申请公布日期 |
2014.01.01 |
申请号 |
CN201010571796.8 |
申请日期 |
2010.11.30 |
申请人 |
新港传播媒介公司 |
发明人 |
纳比尔·尤瑟夫·华希利 |
分类号 |
H01L23/00(2006.01)I;H01L27/02(2006.01)I |
主分类号 |
H01L23/00(2006.01)I |
代理机构 |
北京银龙知识产权代理有限公司 11243 |
代理人 |
许静 |
主权项 |
一种最佳化一半导体晶片衬垫组态的方法,其特征在于,在每一边上具有数目N个接脚的晶片中,该衬垫包含一衬垫电路区域Ap、一第一尺寸x及一第二尺寸y,其中该等接脚包含一纵轴,且其中该晶片包含长度Lc的一晶片核心,该方法包含:藉由将该长度Lc除以该N来确定该第一尺寸x;藉由将该衬垫电路区域Ap除以将该长度Lc除以该N所得到的一结果来确定该第二尺寸y;产生一包含该纵轴平行于该晶片核心而定位的接脚的半导体区域衬垫,从而达成水平组态之接脚区域;基于该第一尺寸x及该第二尺寸y来设计该晶片中的电路的堆迭以装配于该衬垫中;及在一手持式装置中产生该半导体晶片衬垫组态,其中,该衬垫包含一长度等于该晶片核心的约1/16长度的静电放电单元,其中该衬垫包含一长度等于该晶片核心的约1/16宽度的静电放电单元,其中该衬垫包含一等于该晶片核心的约1/6宽度的长度,其中该衬垫包含一等于该晶片核心的约1/6长度的长度,其中该第一尺寸x是在一垂直于该晶片核心的方向上,且其中该第二尺寸y是在一平行于该晶片核心的方向上。 |
地址 |
美国加利福尼亚州 |