发明名称 |
半导体集成电路装置及制造方法与半导体存储装置的布局 |
摘要 |
本发明是有关于一种半导体集成电路装置及制造方法与半导体存储装置的布局。以允许对后段工艺中所形成的不同结构的微缩能力进行改善,这些结构包括接触窗及金属内连线结构。其完成结构包含一半导体基板、一埋藏扩散区域在该半导体基板之上及至少一硅化物薄膜或自动对准硅化物薄膜在该埋藏扩散区域之上,硅化物薄膜的范例可为硅化钨,而自动对准硅化物薄膜的范例可为硅化镍或是硅化钴。此半导体集成电路也包含一存储栅极结构形成于一接触层的至少一部分之上。 |
申请公布号 |
CN102479787B |
申请公布日期 |
2013.12.25 |
申请号 |
CN201010569800.7 |
申请日期 |
2010.11.30 |
申请人 |
旺宏电子股份有限公司 |
发明人 |
黄育峰;韩宗廷;吕文彬 |
分类号 |
H01L27/02(2006.01)I;H01L23/52(2006.01)I;H01L21/82(2006.01)I;H01L21/768(2006.01)I;H01L27/112(2006.01)I |
主分类号 |
H01L27/02(2006.01)I |
代理机构 |
北京中原华和知识产权代理有限责任公司 11019 |
代理人 |
寿宁;张华辉 |
主权项 |
一种半导体集成电路装置,其特征在于其包含:一半导体基板;一第一埋藏扩散区域在该半导体基板之上;一第一接触层在该第一埋藏扩散区域之上,该第一接触层包含硅化物材料及自动对准硅化物材料的至少一者;该第一接触层经由一垂直接触结构与一位元线连接;一存储栅极结构在该第一接触层的至少一部分之上;以及一第二埋藏扩散区域及一电荷储存层,该电荷储存层延伸于该第一埋藏扩散区域与该第二埋藏扩散区域之间。 |
地址 |
中国台湾新竹科学工业园区力行路16号 |