| 发明名称 | 半导体器件及其制造方法 | ||
| 摘要 | MOSFET(1)，其包括n+SiC衬底(11)、在n+SiC衬底(11)上形成的n-SiC层(12)以及布置成与n-SiC层(12)接触的源电极(22)，该MOSFET代表一半导体器件，该半导体器件通过包括能够在充分抑制接触电阻的情况下与p型SiC区域和n型SiC区域中的任一个相接触的电极而能够实现减少制造工艺步骤数目和提高集成度。n-SiC层(12)包括具有n导电类型的n+源区(14)。源电极(22)包括布置成与n+源区(14)接触且含有Ti、Al和Si的源接触电极(16)。 | ||
| 申请公布号 | CN102007595B | 申请公布日期 | 2013.12.25 |
| 申请号 | CN200980113242.9 | 申请日期 | 2009.04.09 |
| 申请人 | 住友电气工业株式会社 | 发明人 | 玉祖秀人 |
| 分类号 | H01L29/78(2006.01)I;H01L21/28(2006.01)I;H01L21/338(2006.01)I;H01L29/12(2006.01)I;H01L29/417(2006.01)I;H01L29/812(2006.01)I | 主分类号 | H01L29/78(2006.01)I |
| 代理机构 | 中原信达知识产权代理有限责任公司 11219 | 代理人 | 孙志湧;穆德骏 |
| 主权项 | 一种半导体器件(1、3)，包括：衬底(11、31)；SiC层(12、34)，所述SiC层(12、34)形成在所述衬底(11、31)上且由碳化硅构成；以及电极(22、61、63)，所述电极(22、61、63)被布置成与所述SiC层(12、34)相接触，所述SiC层(12、34)包括具有n导电类型的n型区域(14、35、37)，以及所述电极(22、61、63)包括被布置成与所述n型区域(14、35、37)相接触且含有钛、铝和硅的欧姆接触电极(16、39、42)。 | ||
| 地址 | 日本大阪府 | ||