发明名称 基于过采样的无需时钟恢复的数据恢复电路
摘要 本发明公开一种基于过采样的无需时钟恢复的数据恢复电路,该电路包含:锁相环电路;输入端电路连接锁相环电路的过采样电路;输入端电路连接锁相环电路的时钟信号ck0和过采样电路的同步电路;输入端电路连接锁相环电路的时钟信号ck0和同步电路的边沿检测电路;输入端电路连接锁相环电路的时钟信号ck0、同步电路和边沿检测电路的判决电路;输入端电路连接锁相环电路的时钟信号ck0和判决电路的弹性缓冲器。本发明使用过采样在无需时钟恢复的情况下进行数据恢复以节省时钟恢复电路并便于进行同步电路设计以节省电路面积和功耗,高了电路的可靠性,降低了接收电路的误码率。
申请公布号 CN103475362A 申请公布日期 2013.12.25
申请号 CN201310453283.0 申请日期 2013.09.29
申请人 灿芯半导体(上海)有限公司 发明人 戴颉;职春星
分类号 H03L7/08(2006.01)I;H04L7/033(2006.01)I 主分类号 H03L7/08(2006.01)I
代理机构 上海信好专利代理事务所(普通合伙) 31249 代理人 徐雯琼
主权项 一种基于过采样的无需时钟恢复的数据恢复电路,其特征在于,该电路包含:锁相环电路(201),提供n个相位等间隔的时钟信号ck0、ck1、…、ck(n‑1);过采样电路(202),其输入端电路连接所述锁相环电路(201),接收并使用锁相环电路(201)提供的n个时钟信号对输入数据信号din进行过采样;同步电路(203),其输入端电路连接所述锁相环电路(201)的时钟信号ck0和过采样电路(202),使用锁相环电路(201)的时钟ck0对过采样电路(202)的输出数据d[n‑1:0]进行同步产生同步后的数据ds[n‑1:0];边沿检测电路(204),其输入端电路连接所述锁相环电路(201)的时钟信号ck0和同步电路(203),对经过同步电路(203)同步的数据ds[n‑1:0]进行边沿检测来确定数据边界;判决电路(205),其输入端电路连接所述锁相环电路(201)的时钟信号ck0、同步电路(203)和边沿检测电路(204),利用边沿检测电路(204)的判决确定的数据边界并使用权重算法从同步过的数据ds[n‑1:0]中产生判定结果并根据判决时使用的滑动窗口的移动结果输出0至2位由dw[1:0]的值指示位数的数据;弹性缓冲器(206),其输入端电路连接锁相环电路(201)的时钟信号ck0和判决电路(205),接收判决电路(205)输出的数据进行弹性调整并保持在每个ck0时钟周期输出1个比特数据。
地址 201203 上海市浦东新区张江高科技园区晨晖路88号1幢409室