发明名称 散列算法在处理器上的有效实现
摘要 本发明提供了SHA-512以及类似地SHA-384在ARM处理器上的有效实现。该实现最大化迭代之间的寄存器值的重新使用,以最小化从存储器加载这些值的需要。这是通过以下方式实现的:将迭代归类为偶数迭代和奇数迭代,使得偶数迭代中的计算顺序在奇数迭代中被反转,并且在一次迭代结束时的寄存器值在下一次迭代开始时被耗用。
申请公布号 CN103477341A 申请公布日期 2013.12.25
申请号 CN201280017281.0 申请日期 2012.04.05
申请人 塞尔蒂卡姆公司 发明人 内文·莫里斯·纳斯夫·艾贝德;罗伯特·约翰·兰伯特
分类号 G06F21/00(2013.01)I;G06F7/00(2006.01)I;H04L9/28(2006.01)I;H04W12/00(2009.01)I 主分类号 G06F21/00(2013.01)I
代理机构 中科专利商标代理有限责任公司 11021 代理人 余婧娜
主权项 一种用于最大化在散列算法的迭代结束时将在下一次迭代中使用的寄存器的数量的方法,所述方法包括:将安全散列算法迭代归类和展开为偶数迭代和奇数迭代;反转所述偶数迭代中的计算顺序,成为所述奇数迭代中的计算顺序;以及对偶数迭代和奇数迭代进行组合以提供新的循环迭代。
地址 加拿大安大略