发明名称 |
抗单粒子瞬态脉冲CMOS电路 |
摘要 |
本发明提供了一种抗单粒子瞬态脉冲CMOS电路,包括:第一缓冲器(101),输入端接输入信号,输出第一缓冲信号(out1),用于消除“低高低”型脉冲;第二缓冲器(102),输入端接输入信号,输出第二缓冲信号(out2),用于消除“高低高”型脉冲,4个MOS管和输出反相器,使得第一缓冲信号(out1)和第二缓冲信号(out2)电平相同时,输出反相器输出(out put)等于第一缓冲信号(out1)和第二缓冲信号(out2)的电平,否则保持不变,从而实现了抗单粒子脉冲。本发明所需MOS 数量少,面积小、滤除效果好。 |
申请公布号 |
CN103475355A |
申请公布日期 |
2013.12.25 |
申请号 |
CN201310449608.8 |
申请日期 |
2013.09.24 |
申请人 |
中国科学院微电子研究所 |
发明人 |
宿晓慧;毕津顺;罗家俊;韩郑生;郝乐 |
分类号 |
H03K19/0175(2006.01)I |
主分类号 |
H03K19/0175(2006.01)I |
代理机构 |
北京汉昊知识产权代理事务所(普通合伙) 11370 |
代理人 |
朱海波;何平 |
主权项 |
一种抗单粒子瞬态脉冲CMOS电路,包括:第一缓冲器(101),其输入端接收输入信号(i nput),其输出端输出第一缓冲信号(out1),用于消除“低高低”型脉冲;第二缓冲器(102),其输入端接收输入信号(i nput),其输出端输出第二缓冲信号(out2),用于消除“高低高”型脉冲;第一PMOS管(103)、第二PMOS管(104)、第一NMOS管(105)和第二NMOS管(106),其中第一PMOS管(103)的源端接电源电压,第一PMOS管(103)的漏端连接第二PMOS管(104)的源端,第二PMOS管(104)的漏端连接第一NMOS管(105)的漏端,第一NMOS管(105)的源端连接第二NMOS管(106)的漏端,第二NMOS管(106)的源端接地:输出反相器(107),其输入端连接第一NMOS管(105)的漏端,输出反相器(107)的输出信号(out put)作为抗单粒子瞬态脉冲CMOS电路的输出信号,其中第一PMOS管(103)的栅极连接第二缓冲信号(out2)和第一缓冲信号(out1)中的任一个,第二PMOS管(104)的栅极连接第二缓冲信号(out2)和第一缓冲信号(out1)中的另一个;第一NMOS管(105)的栅极连接第二缓冲信号(out2)和第一缓冲信号(out1)中的任一个,第二PMOS管(106)的栅极连接第二缓冲信号(out2)和第一缓冲信号(out1)中的另一个。 |
地址 |
100029 北京市朝阳区北土城西路3号 |