基于FPGA的神经解码装置和方法

摘要

本发明公开了一种基于FPGA的神经解码装置和方法。该装置包括数据接收器、解码模型训练器、模型参数缓存器、解码模型计算器和解码结果输出器。该方法包括：神经信号数据接口控制步骤、解码模型训练步骤、解码模型计算步骤和解码结果输出步骤。本发明通过基于FPGA的并行处理计算模式提高了信号的处理速度，提高了系统的神经解码效率。

主权项

一种基于FPGA的神经解码装置，包括：数据接收器、解码模型训练器、模型参数缓存器、解码模型计算器和解码结果输出器；其中，所述的数据接收器，与所述的解码模型训练器和解码模型计算器连接，用于接收训练用神经信号及其对应的运动状态，并将其传输至所述的解码模型训练器；还用于接收待解码神经信号，并将其传输至所述的解码模型计算器；所述的解码模型训练器，与所述的数据接收器和模型参数缓存器连接，用于将从所述的数据接收器接收的训练用神经信号及其对应的运动状态作为数据源进行解码模型的训练，计算得到解码模型参数并传输至所述的模型参数缓存器；所述的模型参数缓存器，与所述的解码模型训练器和解码模型计算器连接，用于存放由所述的解码模型训练器计算得到的解码模型参数，并将其传输至所述的解码模型计算器；所述的解码模型计算器，与所述的数据接收器、模型参数缓存器和解码结果输出器连接，用于解码模型的计算，根据从所述的数据接收器接收到的待解码神经信号和从所述的模型参数缓存器接收的解码模型参数来计算获得解码结果，并将所述的解码结果传输至所述的解码结果输出器；所述的解码结果输出器，与所述的解码模型计算器连接，将从所述的解码模型计算器获得的解码结果输出。