发明名称 | 半导体存储装置及字线译码布线方法 | ||
摘要 | 本发明公开了一种半导体存储装置及字线译码布线方法。本发明涉及半导体存储领域,解决了现有技术中为改善字线信号质量而导致布线拥塞等问题。本发明实施例提供的方案为:一种半导体存储装置及字线译码布线方法,将半导体存储装置的存储阵列划分成多个较小存储阵列,在所述第一金属层对第一次译码的行地址进行布线,在所述第一金属层下方的第二金属层对第二次译码的行地址进行布线,译码输出字线驱动所述多个较小的存储阵列。本发明实施例适用于多种半导体存储芯片设计,包括:片上缓存、旁路转换缓冲、内容可寻址存储器、ROM、EEPROM及SRAM等。 | ||
申请公布号 | CN103456350A | 申请公布日期 | 2013.12.18 |
申请号 | CN201210173803.8 | 申请日期 | 2012.05.30 |
申请人 | 辉达公司 | 发明人 | 黄永昌;郭靖;陈华;马吉平 |
分类号 | G11C11/413(2006.01)I | 主分类号 | G11C11/413(2006.01)I |
代理机构 | 北京市磐华律师事务所 11336 | 代理人 | 董巍;顾珊 |
主权项 | 一种半导体存储装置,包括:存储阵列,所述存储阵列划分为多个较小的存储阵列;预译码器,用于接收行地址并进行所述行地址的第一次译码,所述预译码器在第一金属层与所述第一次译码输出的行地址线连接;终译码器,用于接收经第一次译码的行地址并进行所述行地址的第二次译码,所述终译码器位于所述多个较小的存储阵列之间,所述终译码器在所述第一金属层下方的第二金属层经字线与所述存储阵列连接,所述字线为所述第二次译码输出的行地址线。 | ||
地址 | 美国加利福尼亚州 |