发明名称 半导体装置及制造方法
摘要 本发明是有关于一种半导体装置及制造方法。该制造方法,使用衬垫层以防止金属导线受到伤害,包括提供一多层堆叠结构,该多层堆叠结构包含一绝缘基底层、一底阻障层、一顶阻障层、及一介于底阻障层与顶阻障层之间的导电层,蚀刻该多层堆叠结构以提供多条金属导线,每一金属导线自底阻障层延伸且具有自所蚀刻的顶阻障层形成的一覆盖的顶阻障层,其中底阻障层被部分蚀刻以在每一相邻导电线间形成一连接区域,形成一衬垫层于被蚀刻的多层堆叠结构上及裸露出连接区域,及蚀刻衬垫层且移除裸露的连接区域以形成多条导线。本发明还提供了一种以衬垫层防止金属导线受到伤害的半导体装置。藉此,本发明可以通过使用衬垫层来防止金属导线受到伤害。
申请公布号 CN102034740B 申请公布日期 2013.12.18
申请号 CN201010238249.8 申请日期 2010.07.26
申请人 旺宏电子股份有限公司 发明人 韦国樑;余旭昇;李鸿志
分类号 H01L21/768(2006.01)I;H01L23/52(2006.01)I 主分类号 H01L21/768(2006.01)I
代理机构 北京中原华和知识产权代理有限责任公司 11019 代理人 寿宁;张华辉
主权项 一种半导体装置制造方法,其特征在于其包括以下步骤:提供一多层堆叠结构,该多层堆叠结构包含一绝缘基底层、一底阻障层、一导电层及一顶阻障层;蚀刻该多层堆叠结构以提供多条金属导线;形成一衬垫层于被蚀刻的多层堆叠结构的侧壁;以及移除一部分的衬垫层以形成自该绝缘基底层延伸的多条金属导线结构;其中,该衬垫层包含一第一厚度部分与一第二厚度部分,该第一厚度部分位于一金属导线的该导电层与其上方的覆盖的该顶阻障层之间的一界面的一侧削区域之上,该第二厚度部分,大致与介于该底阻障层与该导电层之间的一界面相邻,其中所述的第一厚度部分的厚度是大于该第二厚度部分的厚度。
地址 中国台湾新竹科学工业园区力行路16号