发明名称 Semiconductor wafer having a alignment mark for wafer bonding and processing method thereof
摘要 <p>복수의 반도체 웨이퍼들이 상하 방향으로 본딩된 상태에서 개별 반도체 웨이퍼의 위치를 정확하게 인식할 수 있는 복수개의 웨이퍼 본딩에 사용되는 정렬 마크를 갖는 반도체 웨이퍼 및 그 가공방법에 관해 개시한다. 이를 위해 본 발명은, 복수개의 비아홀이 형성되고, 상기 비아홀이 형성되는 하나의 위치에 정렬 마크가 형성된 반도체 웨이퍼들을 준비하는 단계와, 상기 반도체 웨이퍼들을 상하 방향으로 본딩하는 단계와, 상기 상하 방향으로 본딩된 반도체 웨이퍼의 위치를 내부에 형성된 비아홀과 정렬 마크를 통해 확인하는 단계를 구비하는 것을 특징으로 하는 반도체 웨이퍼 및 그의 가공방법을 제공한다.</p>
申请公布号 KR101343048(B1) 申请公布日期 2013.12.18
申请号 KR20100054837 申请日期 2010.06.10
申请人 发明人
分类号 H01L23/12 主分类号 H01L23/12
代理机构 代理人
主权项
地址
您可能感兴趣的专利