发明名称 | 层叠型半导体封装、印刷布线板和印刷电路板 | ||
摘要 | 本发明公开了层叠型半导体封装、印刷布线板和印刷电路板。提供了一种半导体封装,其包括印刷布线板和半导体芯片,半导体芯片具有第一信号端子和第二信号端子并被安装在印刷布线板上。印刷布线板具有形成于其表层上的用于焊料接合的第一焊接区和第二焊接区。另外,印刷布线板具有用于电连接半导体芯片的第一信号端子和第一焊接区的第一布线图案和用于电连接半导体芯片的第二信号端子和第二焊接区的第二布线图案。第二布线图案被形成为使得其布线长度大于第一布线图案的布线长度。第二焊接区被形成为使得其表面积大于第一焊接区的表面积。这减小了由于布线长度差异引起的传输线特性差异。 | ||
申请公布号 | CN103458611A | 申请公布日期 | 2013.12.18 |
申请号 | CN201310199603.4 | 申请日期 | 2013.05.27 |
申请人 | 佳能株式会社 | 发明人 | 青木乔 |
分类号 | H05K1/09(2006.01)I | 主分类号 | H05K1/09(2006.01)I |
代理机构 | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人 | 杨国权 |
主权项 | 一种层叠型半导体封装,包括:第一半导体封装,包括:第一半导体元件,具有第一信号端子和第二信号端子;以及第一布线板,在其一个表面上安装有第一半导体元件,以及在其另一表面上形成有多个用于外部连接的焊接区,所述多个用于外部连接的焊接区被电连接到外部,第一布线板的所述一个表面上设置有:第一焊接区和第二焊接区;用于对第一信号端子和第一焊接区进行电连接的第一布线图案;以及用于对第二信号端子和第二焊接区进行电连接的第二布线图案;第二半导体封装,层叠在第一半导体封装上,第二半导体封装包括:第二半导体元件;以及第二布线板,在其一个表面上安装有第二半导体元件,以及在其另一表面上形成有第三焊接区和第四焊接区,第三焊接区电连接到第一焊接区并且第四焊接区电连接到第二焊接区;以及焊料接合部分,用于将第一布线板上的第一焊接区与第二布线板上的第三焊接区电连接在一起,并且用于将第一布线板上的第二焊接区与第二布线板上的第四焊接区电连接在一起,其中,第二布线图案的长度大于第一布线图案的长度,并且第二焊接区的表面积大于第一焊接区的表面积。 | ||
地址 | 日本东京 |