半导体元件的测试装置以及测试方法

摘要

同步图案生成部12生成用于维持内置于DUT的时脉再生部54与外部的连接所需的同步图案SYNC_PAT。闸信号生成部16生成在应将向量图案VECT_PAT供给至DUT的期间被确证的闸信号FGATE。图案选择部18在第1模式下，在闸信号FGATE被确证的期间输出向量图案VECT_PAT，在该闸信号FGATE被否定的期间将输出位准予以固定。在第2模式下，图案选择部18在闸信号FGATE被确证的期间输出向量图案VECT_PAT，在该闸信号FGATE被否定的期间输出同步图案SYNC_PAT。