发明名称 |
半导体装置及其制造方法 |
摘要 |
本发明涉及半导体装置及其制造方法。在沟槽分离的SOI基板形成有IGBT及其控制电路等的半导体装置中,需要改善IGBT的高耐压化及关断特性等。在虚设半导体基板(16)形成N型外延层(8),在N型外延层形成沟槽(30),在沟槽侧壁及N型外延层表面形成N型缓冲层(7),接着形成P型埋入集电极层(6),通过埋入绝缘膜(5)覆盖沟槽底面及P+型埋入集电极层上方。通过多晶硅膜(3)覆盖埋入绝缘膜上方,并将P型半导体基板(1)隔着绝缘膜(2)与该多晶硅膜贴合后除去虚设半导体基板(16),从而形成具备呈大致同一平面状地露出的沟槽底面的埋入绝缘膜(5)、P+型埋入集电极层、N型缓冲层、N型漂移层(8a)等的SOI基板。在该SOI基板形成IGBT等。 |
申请公布号 |
CN102270643B |
申请公布日期 |
2013.12.11 |
申请号 |
CN201110144137.0 |
申请日期 |
2011.05.31 |
申请人 |
半导体元件工业有限责任公司 |
发明人 |
相马充 |
分类号 |
H01L27/12(2006.01)I;H01L21/762(2006.01)I;H01L21/84(2006.01)I |
主分类号 |
H01L27/12(2006.01)I |
代理机构 |
北京市柳沈律师事务所 11105 |
代理人 |
岳雪兰 |
主权项 |
一种半导体装置,其特征在于,具有:第一导电型的外延层及形成于该外延层的第一导电型的漂移层;在所述外延层中自其底面延伸至表面而形成的沟槽;在所述外延层中自所述沟槽的侧壁延伸至该外延层的底面而形成的第一导电型的缓冲层;在所述缓冲层上形成的第二导电型的埋入集电极层;自所述沟槽的底面在所述埋入集电极层上延伸而将该埋入集电极层覆盖的埋入绝缘膜;覆盖在包含所述沟槽内部的所述埋入绝缘膜上的多晶硅膜;隔着在所述多晶硅膜的表面形成的绝缘膜与该多晶硅膜贴合的第二导电型的半导体基板。 |
地址 |
美国亚利桑那州 |