发明名称 基于DARC掩膜结构的双重图形成型方法
摘要 本发明涉及微电子技术领域,尤其涉及一种基于DARC掩膜结构的双重图形成型方法,通过在双重图形成型工艺的两次刻蚀工艺中均采用先进图膜作为刻蚀工艺的掩膜,以将光阻中的图形转移至栅极多晶硅上,进而大大改善两次刻蚀工艺之间关键尺寸的差异,以提高关键尺寸均匀度,同时该APF还代替了传统的氧化硅硬质掩膜、基于旋涂的底层结构ODL和中间层结构SHB,在节省工艺成本的同时,使得较为成熟的40nm及其以上技术节点采用的APF作为掩膜的工艺流程延续到28/20nm及其以下的技术节点上,进而提高了28/20nm及其以下技术节点栅极制作工艺的成熟度和稳定度。
申请公布号 CN103441068A 申请公布日期 2013.12.11
申请号 CN201310360384.3 申请日期 2013.08.16
申请人 上海华力微电子有限公司 发明人 黄君;毛智彪;崇二敏;黄海;张瑜
分类号 H01L21/283(2006.01)I;H01L21/308(2006.01)I;H01L21/335(2006.01)I 主分类号 H01L21/283(2006.01)I
代理机构 上海申新律师事务所 31272 代理人 竺路玲
主权项 一种基于DARC掩膜结构的双重图形成型方法,应用于栅极线尾切割工艺中,其特征在于,包括以下步骤:于一具有栅极层结构的半导体衬底上依次沉积先进图膜层和介质抗反射层;采用刻蚀工艺刻蚀部分所述介质抗反射层,形成硬质掩膜结构,且所述先进图膜层的上表面均被剩余的介质抗反射层覆盖;以所述硬质掩膜结构为掩膜,刻蚀所述剩余的介质抗反射层和所述先进图膜层至所述栅极层结构的表面,形成先进图膜掩膜;以所述先进图膜掩膜为掩膜刻蚀所述栅极层结构至所述半导体衬底的表面,形成栅极结构;其中,所述刻蚀工艺包含有栅极线尾刻蚀工艺。
地址 201210 上海市浦东新区张江高科技园区高斯路568号