发明名称 |
一种低触发电压高镇流电阻的SCR ESD保护器件 |
摘要 |
一种低触发电压高镇流电阻的SCR ESD保护器件,属于电子技术领域。本发明利用重掺杂区与衬底区在垂直方向的触发,成功将雪崩击穿由器件表面转移到器件内部;通过增加STI隔离区,消除silicide工艺的不利影响,有效提高了ESD保护器件的镇流(ballast)电阻。 |
申请公布号 |
CN102544115B |
申请公布日期 |
2013.12.11 |
申请号 |
CN201210068248.2 |
申请日期 |
2012.03.15 |
申请人 |
电子科技大学 |
发明人 |
蒋苓利;张波;吴道训;何川;樊航 |
分类号 |
H01L29/87(2006.01)I;H01L29/06(2006.01)I |
主分类号 |
H01L29/87(2006.01)I |
代理机构 |
电子科技大学专利中心 51203 |
代理人 |
葛启函 |
主权项 |
一种低触发电压高镇流电阻的SCR ESD保护器件,包括:P型衬底(1),位于P型衬底上的N型阱区(2)、两个N+重掺杂区(3和5)、两个P+重掺杂区(4和6)、两个浅槽隔离区(7和8)以及一个多晶硅栅区(9);N型阱区(2)位于P型衬底(1)顶部,第一P+重掺杂区(4)和第一浅槽隔离区(7)位于N型阱区(2)的顶部,第一N+重掺杂区(3)跨接在P型衬底(1)和N型阱区(2)的顶部,第一P+重掺杂区(4)位于第一浅槽隔离区(7)和第一N+重掺杂区(3)之间;第二N+重掺杂区(5)、第二P+重掺杂区(6)和第二浅槽隔离区(8)位于N型阱区(2)外的P型衬底(1)顶部,其中第二N+重掺杂区(5)靠近于第一浅槽隔离区(7),第二P+重掺杂区(6)远离第一浅槽隔离区(7),第二浅槽隔离区(8)夹于第二N+重掺杂区(5)和第二P+重掺杂区(6)之间;多晶硅栅(9)位于第一浅槽隔离区(7)与第二N+重掺杂区(5)之间的半导体表面上方,多晶硅栅(9)与半导体之间具有绝缘层(10);第一N+重掺杂区(3)和第一P+重掺杂区(4)通过金属导线连出作为器件的阳极;第二N+重掺杂区(5)、第二P+重掺杂区(6)以及多晶硅栅(9)通过金属导线连在一起作为器件的阴极;应用时,器件阳极接至需受ESD保护的芯片的引脚端口,器件阴极接至地电位。 |
地址 |
611731 四川省成都市高新区(西区)西源大道2006号 |