发明名称 基于DARC掩膜结构的栅极LELE双重图形成型方法
摘要 本发明涉及微电子技术领域,尤其涉及一种基于DARC掩膜结构的栅极LELE双重图形成型方法,通过两次曝光工艺形成基于在先进图膜层之上的介质抗反射层硬质掩膜结构,以使得最终采用APF作为多晶硅蚀刻工艺的掩膜;另外,在双重图形成型工艺的第二次刻蚀工艺中,通过利用DARC硬质掩膜代替了传统的氧化硅硬质掩膜、基于旋涂的底层结构ODL和中间层结构SHB,使得较为成熟的40nm技术节点中采用APF作为掩膜的工艺流程得到延续,在节省成本的同时,还提高了22纳米及以下技术节点工艺的成熟度和稳定度。
申请公布号 CN103441066A 申请公布日期 2013.12.11
申请号 CN201310360385.8 申请日期 2013.08.16
申请人 上海华力微电子有限公司 发明人 黄君;毛智彪;崇二敏;黄海;张瑜
分类号 H01L21/28(2006.01)I;H01L21/311(2006.01)I 主分类号 H01L21/28(2006.01)I
代理机构 上海申新律师事务所 31272 代理人 竺路玲
主权项 一种基于DARC掩膜结构的栅极LELE双重图形成型方法,其特征在于,包括以下步骤:于一半导体衬底的上表面依次沉积栅氧层、多晶硅层、氮化硅层、先进图膜层和介质抗反射层;刻蚀所述介质抗反射层,形成硬质掩膜结构后,所述先进图膜层的上表面均被剩余的介质抗反射层覆盖;以所述硬质掩膜结构为掩膜,刻蚀所述剩余的介质抗反射层和所述先进图膜层至所述氮化硅层的表面,形成先进图膜掩膜;以所述先进图膜掩膜为掩膜依次刻蚀所述氮化硅层、所述多晶硅层和所述栅氧层至所述半导体衬底的上表面,形成栅极结构。
地址 201210 上海市浦东新区张江高科技园区高斯路568号