发明名称 一种增加PMOS有效沟道长度的方法
摘要 本发明提供一种增加PMOS有效沟道长度的方法,包括以下步骤:在衬底内制作n阱和p阱;在n阱上制作第一多晶硅栅,在p阱上制作第二多晶硅栅;生长第一氧化层;在n阱区域进行轻掺杂源/漏注入;在n阱和p阱表面生长第二氧化层;在p阱区域进行轻掺杂源/漏注入;在n阱和p阱区域生长氮化硅层和第三氧化层;蚀刻第一氧化层,第二氧化层,氮化硅层和第三氧化层,在n阱和p阱的多晶硅栅周围形成侧墙;在n阱区域进行重掺杂源/漏注入;在所述p阱区域进行重掺杂源/漏注入。本发明将p阱区域进行轻掺杂源/漏注入的步骤移到了生长第二氧化层和氮化硅层之间,利用了第二氧化层增加了PMOS有效沟通长度。
申请公布号 CN101697346B 申请公布日期 2013.12.04
申请号 CN200910197805.9 申请日期 2009.10.28
申请人 上海宏力半导体制造有限公司 发明人 肖海波;孔蔚然
分类号 H01L21/8238(2006.01)I;H01L21/336(2006.01)I;H01L21/265(2006.01)I 主分类号 H01L21/8238(2006.01)I
代理机构 上海思微知识产权代理事务所(普通合伙) 31237 代理人 郑玮
主权项 一种增加PMOS有效沟道长度的方法,其特征在于所述方法包括以下步骤: 在衬底内制作n阱和p阱,所述n阱和所述p阱之间用一浅沟槽隔离,在所述n阱上制作第一多晶硅栅,在所述p阱上制作第二多晶硅栅; 在所述n阱和所述p阱上生长第一氧化层,所述第一氧化层厚度为10埃至60埃,形成第一、第二多晶硅栅的第一层侧墙; 所述p阱区域以光刻胶掩蔽,在所述n阱区域,以所述第一多晶硅栅为掩膜进行轻掺杂源/漏注入,掺杂材料为砷、磷或砷和磷的混合物,掺杂密度的范围为1020至1021个离子每立方厘米之间; 在所述n阱和所述p阱上生长第二氧化层,所述第二氧化层厚度为100埃至200埃,形成第一、第二多晶硅栅的第二层侧墙; 所述n阱区域以光刻胶掩蔽,在所述p阱区域,以所述第二多晶硅栅为掩膜进行轻掺杂源/漏注入,掺杂材料为BF2、硼或BF2和硼的混合物,掺杂密度的范围为1020至1021个离子每立方厘米之间; 在n阱和p阱区域生长氮化硅层和第三氧化层,所述氮化硅层厚度为200埃至400埃、所述第三氧化层厚度为500埃至1500埃,形成第一多晶硅栅的第三、第四层侧墙和第二多晶硅栅的第三、第四层侧墙,再利用蚀刻工艺,蚀刻所述第一氧化层、所述第二氧化层、所述氮化硅层和所述第三氧化层,在所述n阱区域和所述p阱区域的多晶硅栅周围形成多晶硅栅的最终侧墙; 在所述n阱区域,以所述多晶硅栅的最终侧墙为掩膜进行重掺杂源/漏注入后去除所述p阱区域的光刻胶,在所述p阱区域,以所述多晶硅栅的最终侧墙为掩膜进行重掺杂源/漏注入后去除所述n阱区域的光刻胶。
地址 201203 上海市张江高科技圆区郭守敬路818号
您可能感兴趣的专利