发明名称 电压生成电路
摘要 一种电压生成电路,该电压生成电路具有:N组电压升压电路,该N组电压升压电路被配置成开始用于增大输出电压的绝对值的电压升压操作,并且被配置成当输出电压达到针对每个电压升压电路独立设置的升压电压时停止所述电压升压操作;以及控制电路,该控制电路被配置成进行控制,使得N组电压升压电路按照优先级顺序来进行操作,并且将所述N组电压升压电路中同时进行操作的电压升压电路的最大数目限制为低于N组的复数数目。
申请公布号 CN103425176A 申请公布日期 2013.12.04
申请号 CN201310184541.X 申请日期 2013.05.17
申请人 富士通半导体股份有限公司 发明人 佐藤贵彦
分类号 G05F3/26(2006.01)I 主分类号 G05F3/26(2006.01)I
代理机构 北京集佳知识产权代理有限公司 11227 代理人 康建峰;苗迎华
主权项 一种电压生成电路,包括:M组第一电压升压电路,所述M组第一电压升压电路被配置成响应于电源启动来开始用于增大输出电压的绝对值的电压升压操作,并且被配置成当所述输出电压达到针对每个所述第一电压升压电路独立设置的第一电压时停止所述电压升压操作,所述M为二或更多;多个第二电压升压电路,所述多个第二电压升压电路被配置成响应于控制信号来开始所述电压升压操作,并且被配置成当输出电压达到针对每个所述第二电压升压电路独立设置的第二电压时停止所述电压升压操作;以及控制电路,所述控制电路被配置成进行控制,使得所述多个第二电压升压电路按照优先级顺序来进行操作,并且将所述第一电压升压电路和所述第二电压升压电路中同时进行操作的电压升压电路的最大数目限制为M组。
地址 日本神奈川县横滨市