| 摘要 |
本发明揭示一种积体电路记忆体(10)，其包括复数个记忆体单元(12)，其中该复数个记忆体单元中之每一者包含一第一储存节点(67)及一第二储存节点(69)。该复数个记忆体单元中之每一者包含一电晶体(62)，其耦接于该第一储存节点与该第二储存节点之间且对一均衡讯号作出回应。一均衡控制电路为该复数个记忆体单元(20、22、24、26)之选定记忆体单元(20)提供该均衡讯号。该均衡控制电路用于均衡该第一储存节点(67)与该第二储存节点(69)之间的一电压以允许进行该等选定记忆体单元(20)之一写入操作。在该写入操作期间，将一资料讯号提供给一第一位元线(36)，该资料讯号在一等于一电源电压之逻辑高电压与一等于地面电位之逻辑低电压之间摆动。该电晶体(62)及该均衡控制电路赋能低电源电压下之可靠记忆体操作。 |
