发明名称 一种用于桥式驱动电路中的高压隔离环结构
摘要 本发明公开了一种用于桥式驱动电路中的高压隔离环结构,包括P型衬底和N型外延层,N型外延层上制作有P型隔离、深硼、P阱、第一RESURF和LDMOS管,深硼中形成有第一P+有源区,P阱中形成有第二P+有源区,LDMOS管的栅极为制作于N型外延层的上表面上的栅多晶,P阱的外边界与第一RESURF的外边界之间的区域中形成有第一N+有源区,其通过引出金属触点作为LDMOS管的源极,N型外延层中制作有第二N+有源区,其通过引出金属触点作为LDMOS管的漏极,优点在于通过集成一个LDMOS管就可为隔离环内的高压侧逻辑控制电路的电源持续补充电荷,一方面实现了自举二极管的功能,很好地减少了应用电路的外围器件;另一方面,本发明的高压隔离环不会再度增加工艺的复杂度。
申请公布号 CN102427077B 申请公布日期 2013.11.27
申请号 CN201110396858.0 申请日期 2011.12.02
申请人 日银IMP微电子有限公司 发明人 孙腾达
分类号 H01L27/02(2006.01)I;H01L27/06(2006.01)I;H01L29/78(2006.01)I;H01L29/06(2006.01)I 主分类号 H01L27/02(2006.01)I
代理机构 宁波奥圣专利代理事务所(普通合伙) 33226 代理人 程晓明;周珏
主权项 一种用于桥式驱动电路中的高压隔离环结构,包括P型衬底和在所述的P型衬底上生长一层N型外延材料构成的N型外延层,其特征在于所述的N型外延层上加工制作有P型隔离、深硼、P阱、第一RESURF和LDMOS管,所述的深硼中形成有第一P+有源区,所述的P型隔离与所述的第一P+有源区和所述的深硼之间均存在交叠区域,所述的P阱与所述的第一RESURF之间存在交叠区域,所述的P阱中形成有第二P+有源区,所述的第二P+有源区与所述的第一RESURF之间存在交叠区域,所述的LDMOS管的栅极为加工制作于所述的N型外延层的上表面上的栅多晶,所述的栅多晶覆盖到所述的P阱的外边界以内的部分区域和以外的部分区域,所述的LDMOS管的源极形成在下述结构上:所述的P阱的外边界与所述的第一RESURF的外边界之间的区域中形成有第一N+有源区,所述的第一N+有源区的外边界与所述的栅多晶的内边界相重合,所述的第一N+有源区的内边界与所述的第二P+有源区的外边界之间存在间隙,所述的第一N+有源区通过接触孔引出金属触点作为所述的LDMOS管的源极,所述的LDMOS管的衬底形成在下述结构上:所述的P阱通过所述的第二P+有源区连接到接触孔引出的金属触点作为LDMOS管的衬底,所述的LDMOS管的漏极形成在下述结构上:所述的N型外延层中加工制作有第二N+有源区,所述的第二N+有源区的外边界与所述的第一RESURF的内边界之间存在间隙,所述的第二N+有源区通过接触孔引出金属触点作为所述的LDMOS管的漏极,所述的第二N+有源区的内边界所围成的区域为隔离环内逻辑版图区域,用于绘制高压侧逻辑控制电路版图;所述的P型隔离、所述的深硼和所述的第一P+有源区之间电连接,并通过接触孔引出金属触点连接到高压隔离环外的低压侧逻辑控制电路的地信号上;所述的LDMOS管的栅极连接到高压隔离环外的低压侧逻辑控制电路上,由高压隔离环外的低压侧逻辑控制电路控制所述的LDMOS管的栅极的电位,决定所述的LDMOS管的开关状态;所述的LDMOS管的源极连接到高压隔离环外的低压侧逻辑控制电路的电源信号上;所述的LDMOS管的衬底连接到高压隔离环外的低压侧逻辑控制电路上,由高压隔离环外的低压侧逻辑控制电路控制所述的LDMOS管的衬底的电位;所述的LDMOS管的漏极连接到高压隔离环环绕的高压侧逻辑控制电路的电源信号上。
地址 315040 浙江省宁波市科技园区杨木契路578弄7号