发明名称 开关电路和使用开关电路的摄像装置
摘要 在降低从EM-CCD的CMG驱动电路对EM-CCD的输出信号的干扰的同时,防止负载电容CMG电压的振幅的衰减,改善矩形波特性。在开关电路中,在逻辑缓冲器、PchMOS、NchMOS的栅极之间插入铁氧体磁环与二极管的并联连接电路,在MOS关断的方向上连接有二极管,PchMOS的漏源间导通电阻有2Ω以上,PchMOS的漏极和NchMOS的漏极通过1Ω以上的电阻连接,在PchMOS的漏极和电容负载之间,串联连接开关基波频率的阻抗比开关基波频率的上述电容性负载的阻抗的大致1/2低的阻抗的铁氧体磁环。
申请公布号 CN103416053A 申请公布日期 2013.11.27
申请号 CN201280011385.0 申请日期 2012.02.27
申请人 株式会社日立国际电气 发明人 武藤丰;中村和彦;向后清孝
分类号 H04N5/372(2006.01)I 主分类号 H04N5/372(2006.01)I
代理机构 北京银龙知识产权代理有限公司 11243 代理人 许静;郭凤麟
主权项 一种开关电路,电源电压超过6V,驱动负载,使用Pch金属氧化膜型场效应晶体管(以下记载为MOSFET)和NchMOSFET以及逻辑缓冲器,在上述逻辑缓冲器和上述PchMOSFET以及NchMOSFET的栅极之间插入组抗体或电阻或组抗体与电阻的串联电路与二极管进行并联连接后的并联电路,在上述PchMOSFET和NchMOSFET关断的方向上连接有二极管,该开关电路的特征在于,关于在上述PchMOSFET关断的方向上连接的二极管的串联个数,使在上述NchMOSFET关断的方向上连接的二极管的串联个数少于在上述PchMOSFET关断的方向上连接的二极管的串联个数,使与上述组抗体或电阻并联连接的二极管为肖特基势垒二极管,使上述逻辑缓冲器为通过逻辑缓冲器驱动的6个并联连接的逻辑缓冲器,追加使电压波形的上升沿的斜率和下降沿的斜率相同的单元。
地址 日本东京都