发明名称 半导体装置之制造方法及基板处理装置
摘要 [课题];抑制成为高介电常数绝缘膜之衬底之金属膜的氧化,提高成膜处理之生产性。;[解决手段];本发明之半导体装置之制造方法,其具备:藉由交替及重复地进行将原料供给于收容了基板之处理室内并排气之制程、及将第1氧化源供给于处理室内并排气之制程,于基板上形成第1高介电常数绝缘膜之制程;及藉由交替及重复地进行将原料供给于处理室内并排气之制程、及将与第1氧化源不同之第2氧化源供给于处理室内并排气之制程,于第1高介电常数绝缘膜上形成第2高介电常数绝缘膜之制程。
申请公布号 TWI416630 申请公布日期 2013.11.21
申请号 TW099115774 申请日期 2010.05.18
申请人 日立国际电气股份有限公司 日本 发明人 小川有人;堀井贞义;板谷秀治
分类号 H01L21/31;C23C16/455 主分类号 H01L21/31
代理机构 代理人 何金涂 台北市大安区敦化南路2段77号8楼;王彦评 台北市大安区敦化南路2段77号8楼
主权项
地址 日本