| 发明名称 | 高压器件栅极及其制造方法 | ||
| 摘要 | 一种高压器件栅极，所述高压器件栅极包括：沉积在所述多晶硅层上并作为第一硬掩质膜的氮化硅CESL（Contact Etch Stop Layer,CESL）层，以及沉积在所述作为第一硬掩质膜的氮化硅CESL层之异于所述多晶硅层一侧并作为第二硬掩质膜的氧化硅层。本发明所述高压器件栅极采用作为第一硬掩质膜的氮化硅CESL层和作为第二硬掩质膜的氧化硅层构成，解决了多晶硅栅极刻蚀过程中硬掩质膜对光阻的选择比不足的问题；同时，在多晶硅栅极刻蚀过程中，提高硬掩质膜对多晶硅的选择比，降低对硬掩质膜顶部的损失量。 | ||
| 申请公布号 | CN103400855A | 申请公布日期 | 2013.11.20 |
| 申请号 | CN201310354781.X | 申请日期 | 2013.08.14 |
| 申请人 | 上海华力微电子有限公司 | 发明人 | 方超;唐在峰;束伟夫;任昱;张旭升 |
| 分类号 | H01L29/51(2006.01)I;H01L21/28(2006.01)I;H01L21/033(2006.01)I | 主分类号 | H01L29/51(2006.01)I |
| 代理机构 | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人 | 陆花 |
| 主权项 | 一种高压器件栅极，其特征在于，所述高压器件栅极包括：沉积在所述多晶硅层上并作为第一硬掩质膜的氮化硅CESL（Contact Etch Stop Layer,CESL）层，以及沉积在所述作为第一硬掩质膜的氮化硅CESL层之异于所述多晶硅层一侧并作为第二硬掩质膜的氧化硅层。 | ||
| 地址 | 201203 上海市浦东新区高科技园区高斯路568号 | ||