| 发明名称 | 半导体元件及其制造方法 | ||
| 摘要 | 本发明提供一种具有降低位错密度的缓冲层的半导体元件。该半导体元件包括：衬底，在衬底上方形成的缓冲区域，在缓冲区域上形成的活性层，以及在活性层上形成的至少2个电极；缓冲区域至少具有一层依次层积具有第1晶格常数的第1半导体层，具有与第1晶格常数不同的第2的晶格常数的第2半导体层，具有第1晶格常数和第2的晶格常数之间的第3晶格常数的第3半导体层得到的复合层。 | ||
| 申请公布号 | CN103403840A | 申请公布日期 | 2013.11.20 |
| 申请号 | CN201280011792.1 | 申请日期 | 2012.05.10 |
| 申请人 | 先进动力设备技术研究协会 | 发明人 | 古川拓也;加藤祯宏;岩见正之;内海诚 |
| 分类号 | H01L21/20(2006.01)I;H01L21/205(2006.01)I;H01L21/338(2006.01)I;H01L29/778(2006.01)I;H01L29/812(2006.01)I | 主分类号 | H01L21/20(2006.01)I |
| 代理机构 | 北京路浩知识产权代理有限公司 11002 | 代理人 | 谢顺星;张晶 |
| 主权项 | 一种半导体元件，包括：衬底，在所述衬底的上方形成的缓冲区域，在所述缓冲区域上形成的活性层，以及在所述活性层上形成的至少2个电极；所述缓冲区域，至少具有一层按以下顺序层积得到的复合层，即，具有第1晶格常数的第1半导体层，接触所述第1半导体层而形成，具有比第1晶格常数小的第2的晶格常数的第2半导体层，以及具有在所述第1晶格常数和所述第2的晶格常数之间的第3晶格常数的第3半导体层。 | ||
| 地址 | 日本神奈川县 | ||