基于FPGA的脉冲压缩后线性限幅器的设计方法

摘要

本发明涉及一种雷达用基于FPGA的脉冲压缩后线性限幅器的设计方法。针对数字脉冲压缩后的I、Q信号，首先采用坐标旋转数字计算方法（CORDIC）实时计算得到信号的相位α和模值A；其次根据相位α运用CORDIC算法产生新的信号cosα和sinα，同时根据模值A通过查找表实现限幅函数以得到限幅后的模值A´；最后将A´分别与cosα和sinα相乘，得到限幅后的信号I´和Q´。限幅后的信号I´和Q´保留了原脉压信号的相位，但是信号动态范围得到了压缩。本发明提出的一种基于FPGA的脉冲压缩后的线性限幅器，在保留了原脉冲压缩信号相位的前提下，能够压缩雷达系统脉压后的动态范围，使其与动目标处理改善因子相匹配，增强了杂波的抑制效果，在工程应用中具有重要作用。

主权项

一种基于FPGA的数字脉冲压缩后线性限幅器的设计方法，针对脉冲压缩后的I、Q信号，设计一种线性限幅器，其主要特征在于：首先采用CORDIC算法实时计算得到信号的相位α和模值A；其次根据相位α运用CORDIC算法产生新的信号cosα和sinα，同时根据模值A通过查找表实现限幅函数以得到限幅后的模值A´；最后将A´分别与cosα和sinα相乘，得到限幅后的信号I´和Q´。