发明名称 PCI快速多根I/O虚拟化环境中的低延迟优先排序
摘要 一种用于在快速PCI(PCIe)多根I/O虚拟化(MR-IOV)环境中使用的低延迟优先排序检查的装置和方法。优先排序检查架构帮助允许端口与PCIe MR-IOV排序规则兼容。发布信息阵列反映发布事务队列,存储用于发布事务队列中存储的对应发布事务条目的优先顺序指示符和虚拟层级(VH)标签信息。选择器周期性地(如每个周期)查询发布信息阵列,以确定在它们各自队列的输出的非发布/完成事务在发布队列的某个地方是否具有相同VH的任何优先发布事务。
申请公布号 CN103392175A 申请公布日期 2013.11.13
申请号 CN201280010315.3 申请日期 2012.01.25
申请人 国际商业机器公司 发明人 L.格拉斯;O.M.谢奥里
分类号 G06F13/00(2006.01)I 主分类号 G06F13/00(2006.01)I
代理机构 北京市柳沈律师事务所 11105 代理人 张贵东
主权项 一种用于在PCIe多根I/O虚拟化(MR‑IOV)环境中使用的优先排序的装置,包括:发布信息阵列,操作来存储与对应的发布事务队列中的发布事务关联的排序信息;以及优先排序检查电路,操作来查询所述发布信息阵列以确定是否存在比当前非发布/完成事务优先的、来自相同VH的发布队列中的事务。
地址 美国纽约阿芒克