适用于根据里德-索罗门码建立之低密度同位检查码的解码器及解码方法

摘要

本发明提供了低密度同位检查码之解码器中可配置的排列器架构。将该排列器应用于部分平行的解码器架构可减少实现多模功能的复杂度。为克服实现具高处理效率之解码器的困难，变数节点被分为多个群组，每一个群组被依序处理，以缩短临界路径延迟进而提升操作频率。此外，根据本发明之解码器可采用混合式讯息传递解码的方式来提升收敛速度，藉此减少达到特定之位元错误率所需要的叠代运算的次数。