半导体记忆体

摘要

一种半导体记忆体包括一条连接到一记忆体胞元之电晶体的字线；一个被构筑来作动该字线的字驱动器；一个被构筑来根据该字线之作动来把该字线连接到一低位准电压线且在该字线之作动周期中之第一周期逝去之后解除该连接的第一电阻部份；一个被构筑来在该作动周期中之第二周期中把该字线连接到一高位准电压线的第二电阻部份；及一个被构筑来在该第二周期中把该字线连接到该低位准电压线的第三电阻部份，该第三电阻部份的电阻是比该第一电阻部份的电阻高，其中，在该第二周期中该字线的高位准电压是比该高位准电压线的高位准电压低。