控制移位分组数据的位校正的装置

摘要

本申请涉及控制移位分组数据的位校正的装置。提供一种在处理器中加入支持典型的多媒体应用所要求的分组数据上的操作的指令集的装置。在一个实施例中，本发明包括具有存储区(150)、解码器(165)及多个电路(130)的处理器。该多个电路提供若干指令的执行来操作分组数据。在这一实施例中，这些指令包含组装、分解、分组乘法、分组加法、分组减法、分组比较及分组移位。

主权项

一种处理器，包括：多个寄存器，用于存储64位分组数据操作数；解码器，用于对乘法和加法指令、分组移位指令和分组指令进行解码，其中，所述乘法和加法指令具有第一字段，用于指示具有四个16位数据元素A1、A2、A3和A4的第一64位源操作数，以及所述乘法和加法指令具有第二字段，用于指示具有四个16位数据元素B1、B2、B3和B4的第二64位源操作数，其中，所述分组移位指令具有用于指示第三64位源操作数的第三字段和用于指示第四源操作数的第四字段，所述第三64位源操作数包括四个16位数据元素，这四个16位数据元素包括在所述第三64位源操作数的位[15:0]中的第一16位数据元素，在所述第三64位源操作数的位[31:16]中的第二16位数据元素，在所述第三64位源操作数的位[47:32]中的第三16位数据元素，以及在所述第三64位源操作数的位[63:48]中的第四16位数据元素，以及所述第四源操作数包括位的计数数量，以及其中，所述分组指令具有用于指示第五64位源操作数的第五字段，以及所述分组指令具有用于指示第六64位源操作数的第六字段，所述第五64位源操作数包括两个32位数据元素，这两个32位数据元素包括在位[31:0]中的第一32位数据元素和在位[63:32]中的第二32位数据元素，以及所述第六64位源操作数包括两个32位数据元素，这两个32位数据元素包括在位[31:0]中的第三32位数据元素和在位[63:32]中的第四32位数据元素；第一电路，与所述解码器和所述多个寄存器耦合，所述第一电路响应于所述乘法和加法指令，在由所述乘法和加法指令的第七字段指示的所述多个寄存器的第一寄存器中存储第一64位目的地操作数，所述第一64位目的地操作数包括两个32位数据元素，所述第一64位目的地操作数的位[63:32]包括A1*B1+A2*B2，以及所述第一64位目的地操作数的位[31:0]包括A3*B3+A4*B4；第二电路，与所述解码器和所述多个寄存器耦合，所述第二电路响应于所述分组移位指令，在由所述分组移位指令的第八字段指示的所述多个寄存器的第二寄存器中存储第二64位目的地操作数，所述第二64位目的地操作数的位[15:0]用于存储所述第三64位源操作数的所述第一16位数据元素向右移位所述位的计数数量的结果，所述第二64位目的地操作数的位[31:16]用于存储所述第三64位源操作数的所述第二16位数据元素向右移位所述位的计数数量的结果，所述第二64位目的地操作数的位[47:32]用于存储所述第三64位源操作数的所述第三16位数据元素向右移位所述位的计数数量的结果，所述第二64位目的地操作数的位[63:48]用于存储所述第三64位源操作数的所述第四16位数据元素向右移位所述位的计数数量的结果；以及第三电路，与所述解码器和所述多个寄存器耦合，所述第三电路响应于所述分组指令，在由所述分组指令的第九字段指示的所述多个寄存器的第三寄存器中存储第三64位目的地操作数，所述第三64位目的地操作数包括四个16位数据元素，这四个16位数据元素包括：对应于所述第五64位源操作数的位[31:0]中的所述第一32位数据元素的在位[15:0]中的第五16位数据元素，对应于所述第五64位源操作数的位[63:32]中的所述第二32位数据元素的在位[31:16]中的第六16位数据元素，对应于所述第六64位源操作数的位[31:0]中的所述第三32位数据元素的在位[47:32]中的第七16位数据元素，以及对应于所述第六64位源操作数的位[63:32]中的所述第四32位数据元素的在位[63:48]中的第八16位数据元素，其中，如果所述第三64位目的地操作数的四个16位数据元素中的任何一个将下溢出最小值，则所述第三电路将它们饱和到所述最小值，以及如果所述第三64位目的地操作数的四个16位数据元素中的任何一个将上溢出最大值，则所述第三电路将它们饱和到所述最大值。