发明名称 |
用于应用处理器和存储器集成的薄3D扇出嵌入式晶片级封装(EWLB) |
摘要 |
本发明涉及一种用于应用处理器和存储器集成的薄3D扇出嵌入式晶片级封装(EWLB)。本发明涉及一种具有多个第一半导体管芯的半导体器件,该第一半导体管芯具有沉积在第一半导体管芯的第一表面上和第一半导体管芯周围的密封剂。在密封剂上和第一半导体管芯的与第一表面相对的第二表面上形成绝缘层。该绝缘层包括在第一半导体管芯上的开口。在第一半导体管芯上在开口内形成第一导电层。在第一导电层上形成第二导电层以形成垂直导电通孔。第二半导体管芯被置于第一半导体管芯上且被电连接到第一导电层。将凸点形成在第一半导体管芯的占位面积外的第二导电层上。第二半导体管芯被置于有效表面或第一半导体管芯的后表面上。 |
申请公布号 |
CN103383923A |
申请公布日期 |
2013.11.06 |
申请号 |
CN201310156631.8 |
申请日期 |
2013.03.08 |
申请人 |
新科金朋有限公司 |
发明人 |
R·D·彭德斯 |
分类号 |
H01L21/768(2006.01)I;H01L23/538(2006.01)I |
主分类号 |
H01L21/768(2006.01)I |
代理机构 |
中国专利代理(香港)有限公司 72001 |
代理人 |
蒋骏;卢江 |
主权项 |
一种制造半导体器件的方法,包括:提供多个第一半导体管芯;在第一半导体管芯的第一表面上和第一半导体管芯周围沉积密封剂;在密封剂上和第一半导体管芯的与第一表面相对的第二表面上形成绝缘层;在绝缘层上形成第一导电层;以及在第一半导体管芯上布置第二半导体管芯且将其电连接到第一导电层。 |
地址 |
新加坡新加坡市 |