发明名称 基于先进先出结构的同步捕获装置及其方法
摘要 一种基于先进先出结构的同步捕获装置及其方法,装置包括同步序列获取器、相关器组、FFT变换器、最大信号选择器、判决器。方法包括:(1)同步序列获取器获取一个码元长度的同步序列;(2)相关器组将同步序列与本地参考作分段相关运算;(3)FFT变换器对相关器组的相关运算结果作FFT变换;(4)最大信号选择器从FFT变换器输出的幅度值中选择最大幅度值;(5)门限比较器将最大幅度值与门限值进行大小比较,并将比较结果存储在FIFO记录器;(6)FIFO检测器在门限比较器输出的比较结果控制下,检测FIFO记录器,判断同步捕获是否成功。本发明具有资源占用少、捕获速度快、同步捕获漏捕获和错捕获概率低、正确同步捕获概率高的优点。
申请公布号 CN103384401A 申请公布日期 2013.11.06
申请号 CN201310192181.8 申请日期 2013.05.13
申请人 西安电子科技大学;中国人民解放军92232部队 发明人 李悦;王阳赟;王勇超;杨素娟;王玉珏
分类号 H04W56/00(2009.01)I 主分类号 H04W56/00(2009.01)I
代理机构 陕西电子工业专利中心 61205 代理人 田文英;王品华
主权项 一种基于先进先出结构的同步捕获装置,包括通过信号传输线相连的同步序列获取器、相关器组、FFT变换器、最大信号选择器、判决器;所述的同步序列获取器的输出端与相关器组的输入端相连,每个相关器的输出经加法器累加后与FFT变换器的输入端相连,FFT变换器的输出端与最大信号选择器的输入端相连,最大信号选择器的输出端与判决器的输入端相连,判决器的输出端与同步序列相关器的输入端相连;其中,所述的同步序列获取器,用于从接收的无线传输信号中获取一个同步码元长度的序列作为同步序列;所述的相关器组,包括多个相关器及多个加法器,相关器用于存储本地参考序列,实现对本地参考序列和相应的同步序列获取器输入的分段数据之间的相关运算;同时输出相关运算结果至加法器作累加处理;所述的FFT变换器,用于对加法器输出的数据作FFT变换;所述的最大信号选择器,用于从FFT变换器输出的数据中选择峰值最大值;所述的判决器,包括门限比较器、FIFO记录器、FIFO检测器;该门限比较器用于对最大信号选择器的输出与设定的门限值比较大小,该FIFO记录器记录比较结果数据,该FIFO检测器根据门限比较器比较结果及FIFO记录器的记录数据,判定同步捕获是否成功,并将判定结果反馈至同步序列获取器。
地址 710071 陕西省西安市太白南路2号