发明名称 |
一种FPGA原型验证系统总线控制装置 |
摘要 |
本申请提供了一种FPGA原型验证系统总线控制装置,涉及FPGA原型验证领域。所述装置包括:包括主控芯片,HyperBus总线和多个从FPGA芯片,其中,主控芯片通过HyperBus总线和多个从FPGA芯片相连,HyperBus总线包含模式控制线;所述主控芯片包括:主模式控制模块,主数据收发模块,主数据流监听模块;所述从FPGA芯片包括:从模式控制模块,从数据收发模块。本申请通过添加主控芯片和HyperBus(HyperSiliocn Bus)总线连接,由主控芯片按模式控制指令调整模式控制线的状态,或者初始状态下通过人工设置模式控制线的状态来设置系统总线的工作模式,实现了在同一系统下运行多总线工作模式,为FPGA原型验证带来了极大方便并减轻了成本,特别在于基于HyperBus的二次开发上,HyperBus提供了很好的系统通信和控制途径。 |
申请公布号 |
CN102306131B |
申请公布日期 |
2013.11.06 |
申请号 |
CN201110242838.8 |
申请日期 |
2011.08.23 |
申请人 |
北京亚科鸿禹电子有限公司 |
发明人 |
郭文帅;刘永宏 |
分类号 |
G06F13/20(2006.01)I |
主分类号 |
G06F13/20(2006.01)I |
代理机构 |
北京润泽恒知识产权代理有限公司 11319 |
代理人 |
苏培华 |
主权项 |
一种FPGA原型验证系统总线控制装置,其特征在于,包括:包括主控芯片,HyperBus总线和多个从FPGA芯片,其中,主控芯片通过HyperBus总线和多个从FPGA芯片相连,HyperBus总线包含模式控制线;所述主控芯片包括:主模式控制模块:用于根据PC机特定的设置指令设定总线模式;其中,所述总线模式包括:集总总线模式,点对点总线模式,层别总线模式和混合总线模式;主数据收发模块:用于依据当前总线所处的工作模式,选择相应机制传输或收发数据,并做简单的数据处理;主数据流监听模块:负责监听总线上数据与指令,与外部PC机实时通信,探测系统状况;所述从FPGA芯片包括:从模式控制模块:用于依据模式控制线的状态以及特定指令设定总线模式的各项参数进而来设定所属从FPGA芯片的工作模式;从数据收发模块:用于依据总线所处的工作模式,选择相应机制传输或收发数据,并做简单的数据处理;还包括拨码开关,用于调整模式控制线的状态,用于人工初始设置总线的工作模式。 |
地址 |
100191 北京市海淀区花园路2号牡丹创业楼520室 |