发明名称 Datensynchronisations-Schaltungsanordnung
摘要 Datensynchronisationsschaltungsanordnung, zum sukzessiven Empfangen von ersten Datenelementen und zum sukzessiven Ausgeben von zweiten Datenelementen, die von den empfangenen ersten Elementen abgeleitet werden, wobei eines der ersten Elemente in jedem Zyklus eines ersten Taktsignals empfangen wird und eines der zweiten Elemente in jedem Zyklus eines zweiten Taktsignals ausgegeben wird, das eine Frequenz hat, die das N-fache derer des ersten Taktsignals beträgt, wobei N eine ganze Zahl ist, welche Schaltungsanordnung umfaßt: einen Rücksetzsignalgenerator zum Bewirken dessen, daß sich ein Rücksetzsignal an einem im voraus selektierten Punkt in einem Zyklus des ersten Taktsignals von einem aktiven Zustand in einen inaktiven Zustand verändert; einen Zähler, der zum Empfangen des zweiten Taktsignals und des Rücksetzsignals verbunden ist und im Anschluß an die Veränderung des Rücksetzsignals in den inaktiven Zustand betriebsfähig ist, um Impulse des zweiten Taktsignals zu zählen und Übertragungssteuersignale in Intervallen von N Zyklen des zweiten Taktsignals zu erzeugen; und einen Datenkonverter, der zum Empfangen der Übertragungssteuersignale und des zweiten Taktsignals verbunden ist und betriebsfähig ist, um als Reaktion auf die sukzessiven Übertragungssteuersignale jeweilige erste Elemente zu akzeptieren und die zweiten Elemente von den empfangenen ersten Elementen abzuleiten und eines der zweiten Elemente pro Zyklus des zweiten Taktsignals auszugeben.
申请公布号 DE10164915(B4) 申请公布日期 2013.10.31
申请号 DE2001164915 申请日期 2001.11.27
申请人 FUJITSU SEMICONDUCTOR LTD. 发明人 NAVEN, FINBAR;SOU, ANTONY;RASHMAN, WAYNE ERIC
分类号 G06F1/06;H03M9/00;H03L7/07;H03L7/081;H04L7/02;H04L7/033;H04L7/04;H04L25/14 主分类号 G06F1/06
代理机构 代理人
主权项
地址