| 发明名称 | 一种半导体结构及其制造方法 | ||
| 摘要 | 本发明提供了一种半导体结构及其制造方法先形成伪源/漏区，再除去该伪源/漏区后形成替换源/漏区，有效避免了对强应变的源/漏区进行高温退火时强应力引起的晶格错位和缺陷；在该半导体结构的形成过程中采用较低的退火处理温度，因此替换源/漏区的材料可选用高Ge比重的SiGe或SiC，能向MOSFET的沟道区施加强应力，提升了MOSEFT的性能。 | ||
| 申请公布号 | CN103377924A | 申请公布日期 | 2013.10.30 |
| 申请号 | CN201210106398.8 | 申请日期 | 2012.04.12 |
| 申请人 | 中国科学院微电子研究所 | 发明人 | 朱慧珑;梁擎擎;骆志炯;尹海洲 |
| 分类号 | H01L21/336(2006.01)I;H01L29/78(2006.01)I;H01L29/04(2006.01)I | 主分类号 | H01L21/336(2006.01)I |
| 代理机构 | 北京汉昊知识产权代理事务所(普通合伙) 11370 | 代理人 | 朱海波 |
| 主权项 | 一种半导体结构的制造方法，包括：a)提供由第一半导体材料构成的衬底(100)，在该衬底(100)中形成隔离区(120)，在该衬底(100)之上形成栅极堆叠；b)在栅极堆叠的侧壁上形成侧墙；c)以带有侧墙的栅极堆叠为掩模，对衬底(100)进行刻蚀，在带有侧墙的栅极堆叠与隔离区(120)之间形成凹陷(130)；d)在所述凹陷(130)内生长不同于第一半导体材料的第二半导体材料，形成伪源/漏区(140)；e)形成至少一层覆盖整个半导体结构的介质层；f)去除所述至少一层介质层的一部分以形成到达所述伪源/漏区(140)的接触孔(303)，移除所述伪源/漏区(140)形成源/漏区空腔(131)；g)在所述源/漏区空腔(131)内形成替换源/漏区(304)，并在所述接触孔(303)内形成与该替换源/漏区电连接的接触塞(306)。 | ||
| 地址 | 100029 北京市朝阳区北土城西路3号 | ||